Xilinx提供的Core Generator是一个完整的设计工具，既可以单独运行，也可以在ISE 10.x设计工具内执行。下面以在ISE 10.x环境下生成一个双口块存储器为例，说明如何使用CoreGen。  　　（1）启动ISE 10.x设计工具[Project Navigator]窗口，打开设计文件demo.npl。  　　（2）选择[Project]→[New Source...]命令。  　　（3）选择[IP（CoreGen ＆ Architecture Wizard）]文件类型，输入