今天，实现线速 TCP/IP 性能仍旧是一项重大设计挑战。在本文中，我们将讨论限制 TCP/IP 性能的单位字节和单位包的处理成本，并给出在基于嵌入式处理器的应用中实现千兆位以太网 TCP/IP 性能最大化的技术。　　千兆位以太网性能的获得是通过利用多端口 DDR 存储器控制器，在嵌入式 PowerPC处理器局部总线 (PLB) 接口与两个数据端口之间分配存储器带宽而实现的。每个数据端口连接到一个直接存储器访问 (DMA) 控制器，从而允许硬件外设对存储器进行高带宽访问。 　　系统架构　　存储器