系统级芯片(SoC)中存储器容量的增加以及嵌入式存储器支配整个裸片良品率的事实，使良品率设计(DFY)面临日益严峻的挑战，特别是在新兴的90nm和65nm半导体技术领域。由于嵌入式存储器容易产生较高的缺陷率，会对整个芯片良品率和良品率管理产生重要影响，因而DFY成为制造的关键问题。 传统的存储器测试和修复方法不能有效地管理当前SoC的复杂度和水涨船高的测试成本。为了克服这些挑战，半导体知识产权(IP)供应商提出了一种称为IIP(基础架构IP)的新型IP，IIP的作用就像嵌入芯片内部的微型测试器。