点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 嵌入式系统/ARM技术中的采用嵌入式测试器实现SoC中存储子系统的良品率设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
嵌入式系统/ARM技术中的采用嵌入式测试器实现SoC中存储子系统的良品率设计
系统级芯片(SoC)中存储器容量的增加以及嵌入式存储器支配整个裸片良品率的事实,使良品率设计(DFY)面临日益严峻的挑战,特别是在新兴的90nm和65nm半导体技术领域。由于嵌入式存储器容易产生较高的缺陷率,会对整个芯片良品率和良品率管理产生重要影响,因而DFY成为制造的关键问题。 传统的存储器测试和修复方法不能有效地管理当前SoC的复杂度和水涨船高的测试成本。为了克服这些挑战,半导体知识产权(IP)供应商提出了一种称为IIP(基础架构IP)的新型IP,IIP的作用就像嵌入芯片内部的微型测试器。
所属分类:
其它
发布日期:2020-12-13
文件大小:114688
提供者:
weixin_38499950