The Design of Load Aligner for a 32 bits CPU 摘 要：在CPU中，Load Aligner模块是DCACHE和数据通道之间的接口。从DCACHE中取出的数据只有通过Load Aligner模块重新排序，才能进入CPU的数据通道。本文讨论了该CPU中Load Aligner 模块的设计与实现，其中主要是数据通道部分的逻辑设计和电路设计，并给出了相关结果。关键词：Load Aligner；逻辑设计；电路设计；功能验证；仿真