注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. .6um CMOS 工艺综合库 ——工艺综合库

  2. 工艺综合库 .6um CMOS 工艺综合库

  3. 所属分类：专业指导

    • 发布日期：2009-05-07
    • 文件大小：210944
    • 提供者：hitblda

  1. veriloghdl教程

  2. 随着电子设计技术的飞速发展，专用集成电路(ASIC)和用户现场可 编程门阵列（FPGA）的复杂度越来越高。数字通信、工业自动化控制等领 域所用的数字电路及系统其复杂程度也越来越高，特别是需要设计具有实 时处理能力的信号处理专用集成电路，并把整个电子系统综合到一个芯片 上。设计并验证这样复杂的电路及系统已不再是简单的个人劳动，而需要 综合许多专家的经验和知识才能够完成。由于电路制造工艺技术进步非常 迅速，电路设计能力赶不上技术的进步。在数字逻辑设计领域，迫切需要 一种共同的工业标准来统一对数字逻

  3. 所属分类：其它

    • 发布日期：2009-05-30
    • 文件大小：1048576
    • 提供者：zhmjava

  1. SMIC18-IO综合库

  2. SMIC18-IO.pdf 0.18工艺 综合库中的一部分

  3. 所属分类：Java

    • 发布日期：2010-01-22
    • 文件大小：11534336
    • 提供者：huozhu333

  1. 大型企业管理Erp系统商业源码，含完整源码、数据库和开发文档

  2. 功能简介 管理功能特色： 快速全面易用：十分钟内可获得企业全部实时详细经营资料。三十分钟熟练操作本系统。所有单据、报表可立即在互联网上发布。 业务功能特色： 业务处理：提供最强大的实时业务支持功能，自动显示当前客户厂商的应收应付余额，直接获得全部客户厂商、当前客户厂商的全部业务往来情况和结算情况详细资料，直接获取历史进价、历史售价、合同进价、合同售价等详细信息。直接跟踪销售订单和采购采购订单执行情况，直接查阅当前库存、库存变动情况，所有操作都在当前业务界面一次完成，用户不需要转换操作界面。结合

  3. 所属分类：专业指导

    • 发布日期：2010-03-26
    • 文件大小：12582912
    • 提供者：jiangjeffrey

  1. dc使用中文版（比较详细）

  2. 中文版本 比较详细 Design Compiler是Synopsys公司用于做电路综合的核心工具，它可以方便地将HDL语言描述的电路转换到基于工艺库的门级网表。本章将初步介绍综合的原理以及使用Design Compiler做电路综合的全过程。

  3. 所属分类：专业指导

    • 发布日期：2010-05-19
    • 文件大小：976896
    • 提供者：jessicayaoyi

  1. 64bit 乘法器

  2. 64位booth整数乘法器，在.13工艺库下综合能达到500MHz，采用了流水线技术

  3. 所属分类：嵌入式

    • 发布日期：2011-12-22
    • 文件大小：70656
    • 提供者：tangminnudt

  1. 高级ASIC芯片综合

  2. 《高级ASIC芯片综合》(第2版)(翻译版)描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM（超深亚微米）工艺的完整ASIC设计流程的设计方法进行了深入的探讨。《高级ASIC芯片综合》(第2版)(翻译版)的重点是使用Synopsys工具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、lmks to layout、物理

  3. 所属分类：硬件开发

    • 发布日期：2012-10-17
    • 文件大小：25165824
    • 提供者：xine2009

  1. 综合与 Design Compiler

  2. 综合与 Design Compiler 综合是前端模块设计中的重要步骤之一,综合的过程是将行为描述的电路、RTL 级的 电路转换到门级的过程;Design Compiler 是 Synopsys 公司用于做电路综合的核心工具,它 可以方便地将 HDL 语言描述的电路转换到基于工艺库的门级网表。

  3. 所属分类：其它

    • 发布日期：2018-01-09
    • 文件大小：785408
    • 提供者：archimedes1988

  1. dc的smic180的工艺库

  2. Design Compiler逻辑综合的smic180nm的工艺库，里面包含db，idb

  3. 所属分类：嵌入式

    • 发布日期：2018-03-20
    • 文件大小：47185920
    • 提供者：weixin_39439171

  1. smic 180 工艺库

  2. smic 180 DC 综合工艺库。 70多MByte，工艺库相对比较全。适合学习使用。

  3. 所属分类：硬件开发

    • 发布日期：2018-07-09
    • 文件大小：73400320
    • 提供者：s6838634

  1. smic130nm库

  2. smic的130nm工艺库，用于dc综合和spice仿真，库资源非常的齐全

  3. 所属分类：硬件开发

    • 发布日期：2018-12-30
    • 文件大小：81788928
    • 提供者：weixin_39439171

  1. 综合与Design-Compiler(很好-很经典).pdf

  2. 综合是前端模块设计中的重要步骤之一，综合的过程是将行为描述的电路、RTL级的电路转换到门级的过程；Design Compiler是Synopsys公司用于做电路综合的核心工具，它可以方便地将HDL语言描述的电路转换到基于工艺库的门级网表。本章将初步介绍综合的原理以及使用Design Compiler做电路综合的全过程

  3. 所属分类：硬件开发

    • 发布日期：2020-02-26
    • 文件大小：2097152
    • 提供者：tangfeng188

  1. 工艺库.zip

  2. TSMC 250nm工艺 包含 综合db techfile 等 IC综合 库 适合初学者学习

  3. 所属分类：电信

    • 发布日期：2019-09-07
    • 文件大小：19922944
    • 提供者：qq_27556699

  1. 高级ASIC芯片综合.part5.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：12582912
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part4.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15728640
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part3.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15728640
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part2.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15728640
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part1.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15728640
    • 提供者：NUCYJM1

  1. Verilog设计流程：综合

  2. VerilogHDL或VHDL都只是一种硬件的描述语言，并且允许在不同的抽象层次上对电路进行建模。VerilogHDL侧重于电路级，可以在门级和寄存器传输级（RTL）描述硬件，也可以在算法级对硬件加以描述。而VHDL侧重于系统级。综合就是将Verilog描述的RTL级的电路模型构造出门级网表的过程。综合只是个中间步骤，综合后生成的网表文件，就是由导线相互连接的寄存器传输级功能块（像是触发器、算术逻辑单元和多路选择器等）组成的。这里就需要一个叫做RTL模块构造器的程序，用来针对用户指定的目标工艺从

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：630784
    • 提供者：weixin_38723810

  1. Verilog设计流程：综合

  2. VerilogHDL或VHDL都只是一种硬件的描述语言，并且允许在不同的抽象层次上对电路进行建模。VerilogHDL侧重于电路级，可以在门级和寄存器传输级（RTL）描述硬件，也可以在算法级对硬件加以描述。而VHDL侧重于系统级。综合就是将Verilog描述的RTL级的电路模型构造出门级网表的过程。综合只是个中间步骤，综合后生成的网表文件，就是由导线相互连接的寄存器传输级功能块 （像是触发器、算术逻辑单元和多路选择器等）组成的。这里就需要一个叫做RTL模块构造器的程序，用来针对用户指定的目标工艺

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：627712
    • 提供者：weixin_38711778
« 12 3 »