您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 巧用Bertscope进行芯片/系统的接收端容限测试和调试分析

  2. 在用户进行系统或者芯片测试的时候,一般主要验证几个方面的性能和可靠性,包括系统发送端的信号质量,链路的损耗/串扰,接收端的容限。如下图1,一个链路系统的基本架构。通常在发送端会使用FFE来补偿链路的损耗,接收端会采用DFE/FFE等方法来进行均衡,一些比较高速率的标准如PCIE 4.0/5.0,SAS4等还会采用FEC来进行纠错,当然接收端还需要CDR来从串行信号里面进行时钟恢复得到同步时钟来对信号进行采样。   图1:高速串行链路的基本架构     对于系统/芯片
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:865280
    • 提供者:weixin_38721652