注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog实现并串转换模块

  2. 模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流 *** 由scl和sda配合输出 *** 本模块为RTL可综合模块，已通过综合后门级网表仿真

  3. 所属分类：嵌入式

  1. 用Verilog HDL语言实现并串、串并接口的转换.pdf

  2. 用Verilog HDL语言实现并串、串并接口的转换.pdf

  3. 所属分类：专业指导

    • 发布日期：2010-02-08
    • 文件大小：167936
    • 提供者：h490213220

  1. vhdl实现串并转换和并串转换 包含代码

  2. 使用了vhdl语言实现了数据的串并转换，以及并串转换，包含代码，代码易懂，适合初学者学习。

  3. 所属分类：专业指导

    • 发布日期：2010-04-19
    • 文件大小：2048
    • 提供者：ou14096

  1. 串口通信程序应用剖析

  2. 计算机通信是指计算机与外部设备、计算机与计算机之间进行的数据传输和交换。从通 信方式上可以把计算机通信分为并行通信和串行通信，其中串行通信指的是数据一位一位传 输的方式。与数据多位同时传输的并行通信相比，串行通信具有占用硬件资源少的优点，特 别适用于远程通信；但是由于数据在计算机内部是并行传送和处理的，串行通信必需进行串/ 并转换和并/串转换，所以增加了设备的复杂性和通信的时间开销，也即在相等条件下串行通 信比并行通信慢。

  3. 所属分类：专业指导

    • 发布日期：2010-05-10
    • 文件大小：940032
    • 提供者：just_4_you

  1. 用Verilog+HDL语言实现并串、串并接口的转换

  2. CPU与外部通信时有串口和并行传输两者模式，通过硬件语言实现并串、串并接口的转换

  3. 所属分类：专业指导

    • 发布日期：2010-05-20
    • 文件大小：167936
    • 提供者：fhh434102

  1. TS spi-asi 码流并串转换 VHDL 程序（直接可用）

  2. TS spi-asi 码流并串转换 VHDL 程序

  3. 所属分类：其它

    • 发布日期：2011-02-24
    • 文件大小：2048
    • 提供者：teng1984

  1. 并串转换Verilog HDL

  2. 用Verilog HDL实现1024位数据并行输入，32位数据串行输入，并带有其测试的源代码，经验证可以很好的实验并串转换功能

  3. 所属分类：系统安全

    • 发布日期：2011-10-19
    • 文件大小：21504
    • 提供者：xubaoling1316

  1. 串并-并串转换

  2. 用VHDL描述的串并、并串转换 经过啦仿真验证，可以成功的实现转换

  3. 所属分类：硬件开发

    • 发布日期：2011-12-19
    • 文件大小：206848
    • 提供者：guangdianlym

  1. 串并 并串转换

  2. 用VHDL实现串并转换 并串转换。用modelism仿真验证程序可以使用。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-10
    • 文件大小：2048
    • 提供者：tyoung1020

  1. 串并转换，并串转换

  2. 利用matlab实现串并转换和并串转换的源代码

  3. 所属分类：硬件开发

    • 发布日期：2013-12-25
    • 文件大小：12288
    • 提供者：u013269113

  1. 串并转换与并串转换的Verilog实现

  2. quartus环境下工程，自己写的sipo和piso两个模块，用verilog分别实现串并转换和并串转换，通俗易懂

  3. 所属分类：硬件开发

    • 发布日期：2014-10-09
    • 文件大小：339968
    • 提供者：reggae25

  1. 基于FPGA的高速串并_并串转换器设计

  2. 在数字通信系统的数据传输中 ， 多数通信数据为串行方式， 而大多数处理器要求数据以并行方式存储和处理，所以经常需要将串行传输的数据变换成并行传输， 或者将并行传输的数据变换成串行传输， 这时就需要串并/并串转换器。 在此介绍了串并/并串转换器基本原理， 并通过 Quartus Ⅱ 仿真平台进行仿真验证， 最后下载到 FPGA 芯片 EP1K30QC208⁃2实现了串并/并串转换器的设计， 仿真及实验结果表明采用此设计方案是可行的

  3. 所属分类：硬件开发

    • 发布日期：2015-04-19
    • 文件大小：1048576
    • 提供者：jianzizijian

  1. Verilog HDL 串入并出转换器

  2. 一个串入并出转换器。输入是8bit数据，输出是32bit数据。给出AMSD图和HDL设计描述。并给出测试脚本和仿真结果。

  3. 所属分类：硬件开发

    • 发布日期：2015-09-02
    • 文件大小：339968
    • 提供者：wdsdpda

  1. verilog并串/串并转换

  2. 采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和b两种方法实现

  3. 所属分类：硬件开发

    • 发布日期：2017-10-29
    • 文件大小：2048
    • 提供者：qq_16653625

  1. 基于vhdl的串行发送器，状态机编写

  2. 设计一个串行数据发送器。并行8位数据‘Z’载入发送器后，通过串行口‘X’输出。具体要求如下 1、信号‘load’用来指示数据载入是否完成。当load变为1时，说明数据Z已经载入完成。当load变为0时开始发送数据。 2、Z的低位先发送 3、在发送Z之前先发送起始位‘0’ 4、Z发送完毕后，再发送奇偶校验位，（设计位偶校验位，即发送的8位数据+奇偶校验位9位数据‘1’的个数为偶）；然后再发送结束位‘1’； 5、结束位发送完毕，empty输出‘1’；

  3. 所属分类：嵌入式

    • 发布日期：2018-03-07
    • 文件大小：218112
    • 提供者：weixin_41776235

  1. 74hc595驱动 并串转换模块 状态机

  2. 可以驱动两篇hc595级联的并串转换模块。用来数码管显示。并且支持逗号单独控制。使用VHDL并采用状态机编写。有说明。易懂。

  3. 所属分类：嵌入式

    • 发布日期：2018-03-07
    • 文件大小：4096
    • 提供者：weixin_41776235

  1. 基于单片机的ADC0809转换程序以及并串转换程序

  2. ADC0809与单片机的实现，以及能够进行并串转换，在并串转换结束后与PC机通信

  3. 所属分类：C/C++

    • 发布日期：2019-05-01
    • 文件大小：1024
    • 提供者：weixin_45003605

  1. 串并-并串转换器电路图

  2. 大学数字电路课程设计 串并-并串转换器的设计

  3. 所属分类：专业指导

    • 发布日期：2013-04-08
    • 文件大小：31744
    • 提供者：blue_yonder

  1. 基于FPGA的并串转换电路硬件实现

  2. 并串转换电路在通信接口中具有广泛的应用，可编程逻辑阵列由于具备灵活、可重构等特点非常适应于并串转换硬件电路的实现。为了解决硬件电路结构中资源与性能的矛盾，分析比较了移位寄存器、计数器与组合逻辑条件判定三种不同的并串转换硬件电路结构，并通过设计仿真对其进行了功能验证和性能评估。实验结果表明采用移位寄存器的实现方法具有最优的速度性能，采用计数器的实现方法具有最优的性价比，采用组合逻辑条件判定的实现方法具有最少的寄存器资源消耗，可根据实际应用需求合理选择并串转换硬件电路实现方式。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：407552
    • 提供者：weixin_38686267

  1. MAX9247:27位2.5MHz-42MHz DC平衡并串转换器

  2. MAX9247:27位2.5MHz-42MHz DC平衡并串转换器,能把27位(18位视频数据和9位控制数据)并行数据转换成串行数据流,预加重改善了输出的眼图和信号完整性,有所有权的数据编码降低了EMI和提供了DC平衡,LVDS输出是内部100欧姆端子,ESD保护是ISO 10605,接触放电+/-10KV,空气放电+/-30KV,核电压3.3V,输入电压能和1.8V-3.3V逻辑电平接口,基准时钟误差+/-2%,48引脚TQFP和TQFN封装,工作温度-40度到85度C, 并串转换器可用在汽车

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：31744
    • 提供者：weixin_38724229
« 12 3 4 5 6 7 8 9 10 ... 50 »