点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 并行链路
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Paramon机群应用性能监控软件1.2.1
Paramon软件介绍: Paramon软件应用在高性能计算、云计算领域,对大规模应用软件的运行状态进行实时监控并提供性能异常报警。 Paramon软件通过网络实时收集被监控结点的性能数据,然后以图形方式显示各个结点的运行状态,并记录成.para文件。 Paramon软件功能: 收集结点CPU性能数据 收集结点内存性能数据 收集结点网络性能数据 收集结点磁盘性能数据 监控大规模结点机群 动态显示CPU每核信息 动态识别系统网络链路 支持历史数据分析 提供远程命令管理服务和用户自定义管理 提
所属分类:
群集服务
发布日期:2011-04-02
文件大小:7340032
提供者:
haoxzr
PCI6506 32路数字量输入卡
PCI6506板是独立光电隔离32路开关量输入,该板卡简单可靠,输入电压范围广,符合PCI总线标准。 PCI6506开关量输入部分采用光电隔离技术,实现32路电压型开关量的并行输入,有效的避免了外部环境对主机的干扰和损坏,输入采用共地方式,不需要外接电源,各路输入相互独立,只要选用适当的限流电阻,保证光电耦合器件的输入电流为4mA左右,即可适应不同电压的开关量输入,出厂为0~12V。 PCI6506采用芯片表贴技术。出厂时提供Win98/2000/NT/XP下测试程序和动态链接程序(DLL)及
所属分类:
C++
发布日期:2011-12-30
文件大小:979968
提供者:
luojiajun32
Cisco路由器手册
目 录 译者序 前言 第1章 Cisco IOS软件 1 1.1 优点 1 1.2 软件包 3 1.3 所支持的特性 4 1.3.1 协议 4 1.3.2 管理 8 1.3.3 多媒体和QoS 8 1.3.4 安全数据传送 8 1.3.5 对IBM网络环境的支持 9 1.3.6 IP路由协议 9 1.3.7 桥接 10 1.3.8 报文交换 10 1.3.9 NetFlow交换 11 1.3.10 ATM 11 1.3.11 按需拨号路由 12 1.3.12 访问服务器 12 1.3.13 L
所属分类:
网络设备
发布日期:2012-09-27
文件大小:19922944
提供者:
wangdeliang
MapReduce环境下的并行复杂网络链路预测——论文
这篇2012年第十二期《软件学报》期刊上的文章,为读者提供了一种将串行化算法应用mapreduce编程模型并行化的先例,值得一读。
所属分类:
网管软件
发布日期:2013-05-30
文件大小:753664
提供者:
arick121
负载均衡算法综述
负载均衡 实现网络流量控制 从而达到网络最优
所属分类:
网络设备
发布日期:2013-09-28
文件大小:1048576
提供者:
zhuyeqingq
使用实时示波器分析8b-10b编码信号.pdf
现代标准正从并行数据链转向串行数据链路。尽管与并行链路相比,串链路需要的数据率高得很多才能实现统一的吞吐量,但设计人员们
所属分类:
其它
发布日期:2019-09-05
文件大小:1048576
提供者:
weixin_38744435
进位直达并行三值光计算机加法器原理
液晶单元从不透光状态变成透光状态需要时间 50~100 µs ,本文中推证出:光通过液晶器件的时间约为 1.14×10−5µs ,利用这两个时间的巨大差异,提出了用液晶构成“进位直达”通道来克服进位串行延时的原理,在进位直达通道中各个进位链的进位直达过程自动并行。据此完善了用液晶构造三值光计算机加法器的理论,并设计了这个加法器的理论光路。同时给出了一个实现进位直达并行器件的方案。进位直达并行原理以物理方式解决了三值光计算机加法器的进位延时难题。也为其他种类的光计算机加法器研究提示了新思路。
所属分类:
硬件开发
发布日期:2020-05-12
文件大小:169984
提供者:
norxiao
基础电子中的千兆位串行链路:支持多内核可扩展性的网关
多内核处理器可为越来越多的高性能、数据密集型应用带来优势,如无线基站与高性能计算平台等,因此系统可扩展性只能通过大容量嵌入式互连实现。千兆位串行链路不但可降低系统成本,减少面积占用与引脚数,同时还可提高并行性,改进性能与容量,从而有助于实现系统可扩展性。 千兆位串行链路可定义高速通信链路的物理层。串行器/解串器(serdes)作为千兆位串行链路的核心,可将器件中的并行数据转化为串行数据流,实现与外部世界的通信。与并行接口相比,支持串行器/解串器的串行链路不但可缩减器件面积与封装尺寸,同时还
所属分类:
其它
发布日期:2020-10-21
文件大小:136192
提供者:
weixin_38737176
基础电子中的MTP预连接带状光缆的现场链路损耗测试
为了满足系统对带宽日益增长的需求,数据中心的主干光缆正在向更高芯数的方向发展。现在很多数据中心都在部署使用激光优化50μm多模光纤(OM3)的带状光缆来满足这个需求,以便在将来可升级到更高的数据传输速率,例如承载100G并行光信号。此外,因带状光缆具有更加紧凑的光缆结构可以满足高密度连接的设计标准要求,以便获得最大的线槽和空间利用率,很多数据中心正在向选用带状光缆过渡。例如一根144芯紧套光缆所占用的有效面积是一根同样芯数带状光缆的3.5倍。相对铜缆而言,一根216芯的水平光缆只占用与两到三根C
所属分类:
其它
发布日期:2020-11-11
文件大小:151552
提供者:
weixin_38749863
基础电子中的高速互联链路中参考时钟的抖动分析与测量
在高速互联链路中,发送器的参考工作时钟的抖动是影响整个系统性能的关键因素之一。本文对时钟抖动的主要概念、测试方法及注意事项、测试难点进行分析和探讨。 高速互联链路介绍 任何一个通信链路都包含三个部分:发送器(TX)、媒质(信道)、接收器(RX)。对于高速的串行互联链路也包含这三个部分,如下图1所示为一个典型的高速互联链路的结构图。其中发送器包括了:并行转换串行、编码(比如8b10b编码)、发送信号优化(如预加重)、发送驱动等功能。接收器包括了:时钟恢复、数据恢复、接收信号优化(如均衡
所属分类:
其它
发布日期:2020-11-07
文件大小:38912
提供者:
weixin_38689338
通信与网络中的时钟与数据恢复(CDR)技术在高速串行通信链路中的应用
时钟数据恢复(CDR)电路广泛应用于电信、光收发器、数据存储局域网以及无线产品中,随着对于带宽的要求越来越高,以及分配和占用频谱的增加,因而在设计中,CDR技术的优势将日益突出。与此同时,供应商的产品都将系统或板级接口从并行方式转换成串行方式。 时钟数据恢复(CDR)技术的产生 近几年,CDR技术的应用大为增长,已超出了在处理较宽并行数据总线跨背板连接时对接收端时钟管理和数据偏斜的需求。由于这些并行数据总线信号占用较大的板尺寸并消耗较大的功率,因而它们之间的路由非常困难,故需要
所属分类:
其它
发布日期:2020-11-25
文件大小:100352
提供者:
weixin_38614484
单片机与DSP中的一种新型DSP(TS101)中的链路DMA
摘要:链路DMA是在处理器内核不干预的情况下,后台利用链路口高速传送数据的一种机制。TS101是高性能浮点数字信号处理器,它有8个链路DMA通道,可以在内部/外部存储器和链路口之间、链路口与链路口之间进行多种类型的DMA传输。文章介绍了链路DMA及其在雷达信号处理系统中的实际应用。 关键词:TS101;链路DMA;TCB;转发1 引言雷达处理过程中大量复杂信号的处理算法要求信号处理机具有每秒超过百亿次的浮点运算能力,如此高的速度在目前的技术条件下无法用单片DSP实现,需要采用多片并行处理
所属分类:
其它
发布日期:2020-12-10
文件大小:98304
提供者:
weixin_38638596
MAX9217/MAX9218视频链路中的音频数据传输
MAX9217/MAX9218串行器和解串器芯片组通过一对儿双绞线LVDS链路实现视频数据传输,广泛用于汽车和工业应用领域。视频信号的每一帧总是存在消隐周期,可以利用这些周期“承载”音频数据。在本应用笔记中,我们讨论音频数据的传输格式,视频链路发送数据的方法以及系统实现的具体实例。 Introduction MAX9217/MAX9218芯片组[1]是一个收发器对儿,发送器(MAX9217)将并行数据转换成串行数据,发送给接收器(MAX9218)
所属分类:
其它
发布日期:2020-12-08
文件大小:262144
提供者:
weixin_38524246
MAX9217/MAX9218在视频链路中传输音频数据
MAX9217/MAX9218组是一个收发器对,发送器(MAX9217)将并行数据转换成串行数据,发送给接收器(MAX9218);接收器再将串行数据转换成并行数据。该电路组设计用于通过一对低成本双绞线电缆(如以太网中常用的UTP-cAT5电缆)将视频和控制信号从图形控制器(处理器)传输到LCD或等离子平面显示器。传输距离可超过lOm。该电路组链路结构简单,使用的传输线为低成本电缆,是汽车、仪表、医疗设备等视频显示的理想方案。该电路组不仅可以在二点之间传送视频信号,有时,人们还希望能同时传送音频信
所属分类:
其它
发布日期:2020-12-13
文件大小:67584
提供者:
weixin_38620839
通信与网络中的Avago推出四通道并行光纤收发器模块 支持长距离连接
Avago Technologies宣布推出一款四通道并行光纤收发器模块。该模块以每通道3.125 Gbps的速度运行,总速率为12.5 Gbps,可支持长达350米的链路连接。该模块支持的长距离连接和高带宽容量,为网络设计者创建更大的中央办公室或大型企业系统提供了灵活性。此外,Avago Technologies还推出了业内第一款实现了每通道5 Gbps传输速率和高达60 Gbps总带宽的并行光纤收发器模块。 Avago Technologies的HFBR-7934Z并行光纤收发器
所属分类:
其它
发布日期:2020-12-04
文件大小:53248
提供者:
weixin_38538224
具有波长选择交换和并行上行链路信号检测的资源共享C'-RAN架构
具有波长选择交换和并行上行链路信号检测的资源共享C'-RAN架构
所属分类:
其它
发布日期:2021-03-12
文件大小:721920
提供者:
weixin_38680957
多FSR AWGR辅助前传中具有并行信号检测的上行链路负载聚合
多FSR AWGR辅助前传中具有并行信号检测的上行链路负载聚合
所属分类:
其它
发布日期:2021-03-06
文件大小:192512
提供者:
weixin_38590685
使用集成的并行Mach–Zehnder调制器对微波光子链路进行线性化倍频
在微波光子链路(MPL)中,多载波微波信号会受到互调失真(IMD)的影响,从而使MPL的线性度大大降低。 使用集成的并行马赫曾德尔调制器(MZM)提出了一种线性化方案,不需要光/电滤波器和光延迟。 此外,为了减少对高频应用的电气和光学组件的要求,在此线性化方案中设计了倍频。 提出了理论表达式来分析该方案。 实验和数值结果表明,IMD2的主要产品被抑制了35 dB以上。
所属分类:
其它
发布日期:2021-03-03
文件大小:796672
提供者:
weixin_38635684
并行计算机系统的光WDM互连链路
光波分复用(WDM)互连接是并行计算机系统克服"电子瓶颈”的可行方案,光纤传输的特性可使大容量、低时延、低误码率传输的并行计算机互连成为现实.探讨了并行计算机光WDM互连的一种结构,分析研究了其中的关键技术,并设计了一个实验系统.分析和实验表明采用光WDM互连可以实现超大容量的并行计算机系统.
所属分类:
其它
发布日期:2021-02-11
文件大小:158720
提供者:
weixin_38680308
如何基于并行流水线技术进行RS255/RS233译码器设计?
RS纠错编码是目前有效、应用广泛的差错控制编码之一,是一种纠错能力很强的多进制BCH码,也是一类典型的代数几何码。它是由里德(Reed)和索洛蒙(Solomon)应用MS多项式于1960年首先构造出来的。 RS码被广泛用于差错控制系统中,以提高数据的可靠性,而且可以用来构造其他码类,如级联码。在无线通信、卫星通信、磁或光存储以及网络通信中RS码也有较为广泛的应用。RS码不仅具有良好的随机纠错和突发纠错能力,而且有低复杂度的编译码算法,因此被国际电信联盟(ITU)推荐为光纤子系统的前向纠错(FE
所属分类:
其它
发布日期:2021-01-20
文件大小:165888
提供者:
weixin_38695751
«
1
2
3
4
5
6
»