注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. CRC - 16算法与FPGA实现

  2. 以16位CRC - 16校验码为例,在对CRC校验码原理和一般的串行CRC生成算法进行分析的基础上,改进 了串行CRC算法,并进一步推导出并行CRC算法。利用Quartus II集成环境和Verilog HDL语言工具将算法转 变为校验码生成电路,并进行验证比较,最后在FPGA上进行了硬件电路的仿真和实现。结果表明,并行CRC算 法在速度方面明显优于串行CRC算法,但会牺牲较大的硬件空间。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-07
    • 文件大小：387072
    • 提供者：wlongs

  1. VB串口通信源码210个

  2. 001、VB串口通讯视频教程源码41个 002、Visual Basic串口通信工程开发实例导航随书源码7个 003、Visual Basic串口通信与测控应用技术实战详解 源代码(15个全) 004、GE PLC串口通讯，VB编制，读取内存单元 005、PC机与51单片机之间的串口通讯,VB编的,分PC和单片机两部分 006、VB6的串口通信程序,还有crc校验 007、VB Modbus RTU源码,其中协议部分已生成DLL,可直接调用 008、VB.net开发的串口调试程序 009、VB

  3. 所属分类：VB

    • 发布日期：2013-10-15
    • 文件大小：61865984
    • 提供者：amen6225

  1. 基于FPGA的循环冗余校验

  2. 本程序是用verilog VHDL语言写的用并行的方法实现CRC码的生成，并且已经在modelsim10.1上仿真验证，在BASYS3上实现！

  3. 所属分类：硬件开发

    • 发布日期：2015-09-01
    • 文件大小：977920
    • 提供者：huaijinwoyu114

  1. 平行crc在fpga上的实现

  2. 循环冗余码校验 CRC（Cyclic Redundancy Check） 广泛用于通讯领域和数据存储的数据检错。 基于 FPGA 在通 讯领域和数据存储的应用越来越广泛，CRC 的编码解码模块已经是 FPGA 上 的 常用 模 块 了。 采 用 超 前位 计 算 实现 CRC 在 FPGA 上的并行运算，通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。

  3. 所属分类：其它

    • 发布日期：2018-10-11
    • 文件大小：404480
    • 提供者：ligen19941227

  1. 基于FPGA和ARM的虚拟软盘实现

  2. 提出一种基于FPGA和ARM的虚拟软盘实现方案。在FPGA上实现并行CRC运算、MFM编解码，将存储芯片SRAM虚拟成1.44 MB软盘进行数据访问，通过台式机实现对虚拟软盘的镜像制作、文件读写、格式化、制作启动盘等操作；ARM通过SPI接口实现与FPGA的数据通信，并且在ARM上搭建UDP服务器，实现局域网内设备对虚拟软盘的状态、数据进行读写访问。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：561152
    • 提供者：weixin_38686658

  1. 通信与网络中的HDLC的FPGA实现方法

  2. 摘要： HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多，执行速度慢，实时性不易预测。FPGA器件采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。在中小批量通信产品的设计中，FPGA是取代ASIC实现HDLC功能的一种合适选择。 采用Altera公司的FPGA芯片，在MAX+plus II软件平台上实现了多路HDLC电路的设计，并已在某通信产品样

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：118784
    • 提供者：weixin_38607784

  1. 新型总线中并行CRC算法的设计与实现

  2. 为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器。在此基础上,给出了它的FPGA实现方案和仿真结果。该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道。

  3. 所属分类：其它

    • 发布日期：2021-03-10
    • 文件大小：447488
    • 提供者：weixin_38601390

  1. 并行CRC在FPGA上的实现

  2. 循环冗余码校验CRC（Cyclic Redundancy Check） 广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛，CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算，通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：489472
    • 提供者：weixin_38743084