注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA实验 序列检测器的设计

  2. 用VHDL语言设计一个序列检测器，其设计电路框图如图9-1所示，状态转换图如图9-2所示，状态转换功能表如表9-3所示，顶层电路原理图如图9-4。要求当检测器连续收到一组串行码（1110010）后，输出为1，其他情况输出为0。其仿真时序波形如图9-5所示。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-22
    • 文件大小：863232
    • 提供者：ljjieyi

  1. 序列检测器的vhdl代码

  2. 此为用vhdl语言设计的序列检测器的源代码。检测到规定元码就输出1.

  3. 所属分类：其它

    • 发布日期：2009-12-15
    • 文件大小：524
    • 提供者：chenjiechenl

  1. 数字逻辑课程设计——111序列检测器

  2. 一、实验目的： 1、深入了解与掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32及74LS04芯片的功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。 二、实验内容描述： 题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 集成电路引脚图： D触发器( 74 LS 74

  3. 所属分类：C

    • 发布日期：2010-01-26
    • 文件大小：535552
    • 提供者：sunnyu1116

  1. VHDL序列检测器的设计

  2. 一．实验目的 1. 掌握用VHDL 实现状态机的方法 2. 利用状态机设计一个序列检测器 二．实验内容 使用状态机设计一个5位序列检测器。从一串二进制码中检测出一个已预置的5位二进制码”10110” [具体要求] 1.画出状态转换图。（每增加一位二进制码相当于增加一个状态，再加上一个初始态，用6个状态可以实现.） 2.写出状态机的源程序，编译。要求当检测到预置序列时，输出一个脉冲的高电平，其余时候输出为低电平。 3.进行仿真，看结果是否正确。

  3. 所属分类：嵌入式

    • 发布日期：2010-03-31
    • 文件大小：1024
    • 提供者：woshishuiaabbb

  1. verilog序列检测器的设计

  2. 主要介绍了利用verilog语言进行序列检测器的社及

  3. 所属分类：专业指导

    • 发布日期：2010-03-31
    • 文件大小：785408
    • 提供者：xialii

  1. 序列检测器\电平信号_000_001_011_111_序列检测器的设计

  2. 序列检测器\电平信号_000_001_011_111_序列检测器的设计，希望喜欢！

  3. 所属分类：专业指导

    • 发布日期：2010-04-08
    • 文件大小：172032
    • 提供者：windhood911

  1. 序列检测器的设计 杭州电子科技大学

  2. 序列检测器的设计 杭州电子科技大学 11100101

  3. 所属分类：专业指导

    • 发布日期：2010-05-21
    • 文件大小：75776
    • 提供者：abc519516

  1. 数字逻辑课程设计—“111”序列检测器

  2. 课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同

  3. 所属分类：C

    • 发布日期：2010-06-28
    • 文件大小：937984
    • 提供者：smart_hj

  1. 实验四 用状态机实现序列检测器的设计

  2. 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。例6-27描述的电路完成对序列数"11100101"的。当这一串序列数高位在前（左移）串行进入检测器后，若此数与预置的密码数相

  3. 所属分类：专业指导

    • 发布日期：2010-12-08
    • 文件大小：380928
    • 提供者：XUQIWEN1

  1. VHDL序列检测器1110010

  2. 利用有限状态机实现一般时序逻辑分析的方法设计设计一个 1110010 序列检测器，即检测器连续收到一组串行码“1110010”后，输出检测标志1，否则输出0。

  3. 所属分类：专业指导

    • 发布日期：2011-05-11
    • 文件大小：133120
    • 提供者：dongpu2004

  1. 序列检测器（1110010）

  2. 本设计使用状态机设计一个二进制序列检测器，其功能是检测一个7位的二进制序列“1110010”，即输入序列如果连续的7位为“1110010”时，输出为1，其他情况下为0。

  3. 所属分类：专业指导

    • 发布日期：2011-05-25
    • 文件大小：77824
    • 提供者：xiyuemiao

  1. EDA实验报告序列检测器的VHDL设计

  2. EDA实验报告序列检测器的VHDL设计EDA实验报告序列检测器的VHDL设计EDA实验报告序列检测器的VHDL设计

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：718848
    • 提供者：bohejia21

  1. 序列检测器

  2. 用状态机设计一个二进制序列检测器，其功能是检测一个4位二进制序列“1111”，及输入序列中如果有四个或四个以上连续的“1”出现，输出为1，其他情况下，输出为0。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-14
    • 文件大小：13312
    • 提供者：wzlong2011

  1. 基于EDA的用状态机实现序列检测器的设计

  2. 、实验目的：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 2、实验仪器：PC机，操作系统为Windows2000/xp, Quartus II 5.1 设计平台，GW48系列SOPE/EDA实验开发系统。 3、实验原理：序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：36864
    • 提供者：mfs1184396251

  1. 序列检测器的设计

  2. 序列检测器的设计

  3. 所属分类：其它

    • 发布日期：2013-12-15
    • 文件大小：217088
    • 提供者：u013164174

  1. 一类序列信号检测器的设计

  2. 介绍了一种二进制序列信号检测器的3种设计方法，该电路可应用于安全防盗、密码认证等加密场合，以及在海量数据中对敏感信息的自动侦听。电路采用数字系统设计方法，步骤程序化，电路可靠性高。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：159744
    • 提供者：weixin_38571104

  1. 基于KMP串模式匹配算法的序列检测器的FPGA设计

  2. 基于FPGA设计一个能够检测出重叠匹配串的序列检测器。首先从KMP字符串模式匹配算法出发，推导出next函数值与序列检测器状态之间的关系，并针对匹配串重叠的情况进行修改，得到有限状态机的状态转换图，最后用VHDL语言描述并仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：328704
    • 提供者：weixin_38502814

  1. 基于FPGA和DSP的印刷品数字水印检测器的设计

  2. 采用高端CMOS图像传感器进行图像采集，基于DCT和M序列算法实现数字水印提取，基于FPGA采用DA算法实现二维DCT变换。与基于PC机和扫描仪的印刷品数字水印检测设备相比，大大提高了图片数字水印检测的速度，实现了印刷品数字水印的快速检测。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：155648
    • 提供者：weixin_38732912

  1. eda序列检测器的设计

  2. eda序列检测器的设计

  3. 所属分类：硬件开发

    • 发布日期：2020-12-24
    • 文件大小：9437184
    • 提供者：weixin_47804713

  1. vivado关于1101011的同步时钟状态机、移位寄存器的序列检测器的设计

  2. 数电设计作业

  3. 所属分类：其它

    • 发布日期：2020-12-24
    • 文件大小：783360
    • 提供者：weixin_48666078
« 12 3 4 5 »