DL60是广播级SDI 10bit音频嵌入式延时器(延迟器)， 标准延迟30秒，可扩展至延迟60秒、120秒，用于节目直播、有线网络前端。可有效防止非法信号插入，保证播出信号安全；低功耗设计，无需风机，大大提高了可靠性，且不产生风噪；自主知识技术产权，绝对无产权争议，且售后服务有保障，3年免费保修。 技术指标：视频输入：143-360Mbits/second serial digital data视频接口：BNC 75Ω输入均衡：UP to 200m （Belden 8281）视频输出：143
摘要：给出一种基于现场可编程门阵列(FPGA)的数控延时器的设计方法。首先详细介绍使用计数器的串联实现可控延时的方法，接着讨论不同延时范围下该数控延时器的改进方案，最后分析延时误差及延时精确度。延时器的外部接口仿照AD9501设计。
l 引言
利用硬件描述语言结合可编程逻辑器件(PLD)可以极大地方便数字集成电路的设计，本文介绍一种利用VHDL硬件描述语言结合现场可编程门阵列(FPGA)设计的数控延时器，延时器在时钟clk的作用下，从8位数据线输入延时量，到LATCH高电平时锁存数据
摘要：给出一种基于现场可编程门阵列(FPGA)的数控延时器的设计方法。首先详细介绍使用计数器的串联实现可控延时的方法，接着讨论不同延时范围下该数控延时器的改进方案，分析延时误差及延时度。延时器的外部接口仿照AD9501设计。
l 引言
利用硬件描述语言结合可编程逻辑器件(PLD)可以极大地方便数字集成电路的设计，本文介绍一种利用VHDL硬件描述语言结合现场可编程门阵列(FPGA)设计的数控延时器，延时器在时钟clk的作用下，从8位数据线输入延时量，到LATCH高电平时锁存数据，可以实
