注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 计算机组成原理 练习题与答案 专科

  2. 3. 下列表达式中正确的运算结果为______。 A. （10101）2×（2）10=（20202）2 B. （10101）8×（8）10=（80808）8 C. （101010）8-（70707）8=（11011）8 D. （10101）8×（7）10=（70707）8 4. 在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用异或门来实现。 A. 译码电路 B. 溢出判断电路 C. 编码电路 D. 移位电路 5. 某机字长32位，其中1位符 号位，31位表示尾数。若用

  3. 所属分类：C

    • 发布日期：2009-11-16
    • 文件大小：1048576
    • 提供者：kdjfkljasdf

  1. 本科计算机组成原理期末卷20套含答案

  2. 3．在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来 实现。 A 译码电路， 与非门 ； B 编码电路， 或非门 ； C 溢出判断电路 ，异或门 ； D 移位电路， 与或非门 ； 4．某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的最小数目 应为______。 A 23 B 25 C 50 D 19 6．指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现______。 A 堆栈寻址 ； B 程序的条件转移 ； C 程序

  3. 所属分类：C

    • 发布日期：2010-03-13
    • 文件大小：3145728
    • 提供者：liquan2010

  1. 计算机组成原理测试题

  2. 计算机组成原理测试题 如：一． 选择题（每选择1分，共20分） 1. 用ASCII码(七位)表示字符5和7是 (1) ；按对应的ASCII码值来比较 (2) ；二进制的十进制编码是 (3) 。 (1) A. 1100101和1100111 B. 10100011和01110111 C. 1000101和1100011 D. 0110101和0110111 (2) A.“a”比“b”大 B.“f”比“Q”大 C. 空格比逗号大 D.“H”比“R”大 (3) A. BCD码 　 　　 B. ASC

  3. 所属分类：专业指导

    • 发布日期：2011-08-05
    • 文件大小：62464
    • 提供者：smile1371055509

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：30408704
    • 提供者：zzsok

  1. 笔记本常用电路知识

  2. 电子电路中常用逻辑符号还有异或门、同或门等，但在笔记本中不常用，故不作介绍。 1•缓冲器的作用顾名思义：缓冲作用，A脚输入高电平时，B脚也输出高电平。A脚输入电平时，B脚也输出低电平。 2•倒相器又称非门，A脚输入高电平时，B脚输出低电平。A脚输入低电平时，B脚为高电平。

  3. 所属分类：电子政务

    • 发布日期：2013-04-04
    • 文件大小：3145728
    • 提供者：bbethree

  1. 半导体变流技术.pdf

  2. 半导体变流技术pdf,半导体变流技术2.晶涧管承受正向阳极电压时,只有门极也承受正间电压晶闸管才能导通 3.晶闸管在导通情况下,只要仍承受一定的正向阳极电压,不论门极电压有无也不管是 正向还是反向,品闸管仍然导通。 λ·品管在导通情况下,当主电路的忠流减小到一定程度时(通过滑线电阻RP达到)晶 闸管就关断。 实验表明,品闸管具有单向导电性和正向导诵的可控性。单向导电性是指品闸管导通时, 电流只能从阳极流到阴极。欲使晶阐管导通,需要同时具螽两个条俨:晶阐管的阳极-阴极之 间加正向电压,②门极加正向

  3. 所属分类：其它

    • 发布日期：2019-10-14
    • 文件大小：7340032
    • 提供者：weixin_38743506

  1. ATmega16 中文手册.PDF

  2. 具有 16KB 系统 内可编程 的 8 位 微控制器；ATmega16 ATmega16LATmega16(L) 综述 ATmega16是基于增强的 AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指 合集以及单时钟周期指合执行时间, ATmega16的数据吞吐率高达1 MIPS/MHz,从而可 以缓减系统在功耗和处理速度之间的矛盾。 方框图 Figure2.结构框图 -------- 个m 2466G-AVR-10/03 AVR内核具有丰富的指合集和32个通用工作寄存器。所有

  3. 所属分类：专业指导

    • 发布日期：2019-10-08
    • 文件大小：2097152
    • 提供者：sinat_17108685

  1. 立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-07-08.pdf

  2. 立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-07-08.pdf片 U? 有源品振 OSC? Oscillator 无源晶振 X? External Crystal Oscillator 保险丝 Fuse 开关 SW? Switch 按键 KEY? K cy 通用连接器排针 Header 通用连接器-非排针CN? Connector 专用连接器 类型缩写?如:UsB,LPC,DC?,ⅢDM1?,RJ,FPC?,DP?, AUDI0?,SD?等 LE

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：1048576
    • 提供者：weixin_38743968

  1. 数字电路讲义-第二章.pps

  2. 这次分享的资源的关键是逻辑函数与逻辑门， 1）首先讲解了与，或，非，异或，同或等重要逻辑关系，相应的逻辑函数与运算定律； 2）然后是逻辑函数与真值表：包括真值表，最大项，最小项，标准形式，任意项 3）卡诺图的化简与降维；如何根据卡诺图来化简逻辑函数 4）重要逻辑关系对应的逻辑符号；

  3. 所属分类：讲义

    • 发布日期：2019-07-14
    • 文件大小：3145728
    • 提供者：weixin_44566643

  1. 逻辑门电路符号图(与门或门非门同或门异或门)

  2. 逻辑门电路符号图(与门或门非门同或门异或门)

  3. 所属分类：电信

    • 发布日期：2011-04-27
    • 文件大小：104448
    • 提供者：hf732654

  1. 元器件应用中的集成逻辑门电路及应用

  2. 集成逻辑门电路的种类繁多，有反相器、与门和与非门、或门和或非门、异或门等，以下简单介绍几种 常用的门电路及应用电路。 　　1．集成逻辑门电路 　　（1）常用逻辑门电路图形符号 　　常用逻辑门电路图形符号见表1。 　　表1 常用逻辑门电路图形符号 　　（2）反相器与缓冲器 　　反相器是非门电路，74LS04是通用型六反相器，与该器件的逻辑功能且引脚排列兼容的器件有74HC04， CD4069等。74LS05也是六反相器，该器件的逻辑功能和引脚排列与74LS04相同，不同的是74LS05

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：275456
    • 提供者：weixin_38611527

  1. 元器件应用中的基本逻辑门电路实验原理

  2. 1．正负逻辑的概念 　　在数字电路中，逻辑“1”与逻辑“0”可表示两种不同电平的取值，根据实际取值的不同，有正、负逻 辑之分。正逻辑中，高电平用逻辑“1”表示，低电平用逻辑“0”表示；负逻辑中，高电平用逻辑“0” 表示，低电平用逻辑“1”表示。 　　2．门电路的基本功能 　　数字电路中的四种基本操作是与、或、非及触发器操作，前三种为组合电路，后一种为时序电路。与非 、或非和异或的操作仍然是与、或、非的基本操作。与、或、非、与非、或非和异或等基本逻辑门电路为 常用的门电路，它们的逻辑符号、逻

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：210944
    • 提供者：weixin_38534444

  1. 一种基于改进基4 Booth算法和Wallace树结构的乘法器设计

  2. 以实现25×18位带符号快速数字乘法器为目标，采用改进的基4 Booth算法以3位编码产生部分积，优化最低位产生电路，使用统一的操作扩展各部分积符号位，相比于传统方法提高了阵列规则性、节省了芯片面积；用传输门构成基本压缩器，并在此基础上优化实现高阶压缩器，进而组成一个Wallace树结构，同时将9组部分积压缩为2组，使电路仅需3级压缩、关键路径延迟时间为8个异或门延迟，有效地提高了压缩效率和降低了关键路径延迟时间。采用GF 28 nm CMOS工艺，以全定制流程设计，版图面积为0.011 2 m

  3. 所属分类：其它

    • 发布日期：2021-01-26
    • 文件大小：1048576
    • 提供者：weixin_38668225

  1. 什么叫锁相环（PLL）？锁相环的基本原理

  2. 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。 　　一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1， 图1 　　一、鉴相器（PD） 　　构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 　　1．异或门鉴相器 异或门的逻辑真值表示于表1，图2是逻辑符

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：122880
    • 提供者：weixin_38609732