注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机期末考试真题 大家快来转载

  2. 单片机真题，大家快来啊 单片机期末考试试题 01、单片机是将微处理器、一定容量的 RAM 和ROM以及 I/O 口、定时器等电路集成在一块芯片上而构成的微型计算机。 2、单片机89C51片内集成了 4 KB的FLASH ROM，共有 5 个中断源。 3、两位十六进制数最多可以表示 256 个存储单元。 4、89C51是以下哪个公司的产品？（ C ） A、INTEL B、AMD C、ATMEL D、PHILIPS 5、在89C51中，只有当EA引脚接 高 电平时，CPU才访问片内的Flash R

  3. 所属分类：C

    • 发布日期：2010-06-13
    • 文件大小：64512
    • 提供者：muzili08

  1. 有关同步复位和异步复位以及同步释放异步复位的探讨

  2. 这是个有关同步复位和异步复位以及同步释放异步复位的探讨 里面有FPGA代码，有RTL分析图，并配备了一定的文字说明，看了之后，一定会很明白的

  3. 所属分类：硬件开发

    • 发布日期：2010-11-25
    • 文件大小：3145728
    • 提供者：maohuhua123

  1. STM32F10xxx参考手册

  2. 目录 1 文中的缩写 24 1.1 寄存器描述表中使用的缩写列表 24 1.2 术语表 24 1.3 可用的外设 24 2 存储器和总线构架 25 2.1 系统构架 25 2.2 存储器组织 27 2.3 存储器映像 28 2.3.1 嵌入式SRAM 29 2.3.2 位段 29 2.3.3 嵌入式闪存 30 2.4 启动配置 33 3 CRC计算单元(CRC) 34 3.1 CRC简介 34 3.2 CRC主要特性 34 3.3 CRC功能描述 34 3.4 CRC寄存器 35 3.4.1

  3. 所属分类：硬件开发

    • 发布日期：2012-10-17
    • 文件大小：12582912
    • 提供者：lhlvictory

  1. FPGA-同步、异步复位-异步复位同步释放-实例分析

  2. FPGA-同步、异步复位-异步复位同步释放-实例分析，包括verilog代码以及电路图。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-15
    • 文件大小：429056
    • 提供者：gtatcs

  1. 异步复位同步释放

  2. 异步复位同步释放，很好地学习资料，你值得一看！

  3. 所属分类：硬件开发

    • 发布日期：2013-06-02
    • 文件大小：109568
    • 提供者：u010882690

  1. Implementation and Timing of Reset Circuits v1.0

  2. altera官网的关于复位电路设计的很好的一篇文章，详细的分析了同步复位，异步复位，同步复位异步释放等复位电路特点。注：此文档为英文。

  3. 所属分类：嵌入式

    • 发布日期：2014-07-30
    • 文件大小：505856
    • 提供者：lkiller_hust

  1. 大型全局复位设计—异步复位同源释放

  2. 可靠的全局复位方法，相比同步复位，电路复杂程度简化。相比于异步复位，消除了异步复位的亚稳态

  3. 所属分类：硬件开发

    • 发布日期：2016-08-18
    • 文件大小：144384
    • 提供者：u011699955

  1. STM32F10xxx参考手册

  2. STM32F10xxx rev7v3参考手册. 南京万利提供的原始翻译文档. 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本. 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本 目录 1 文中的缩写 16 1.1 寄存器描述表中使用的缩写列表 16 1.2 术语表 16 1.3 可用的外设 16 2 存储器和总线构架 17 2.1 系统构架 17 2.2 存储器组织 18 2.3 存储器映像 19 2.3.1 嵌入式SR

  3. 所属分类：C

    • 发布日期：2009-04-13
    • 文件大小：6291456
    • 提供者：tyt_xa

  1. Verilog实现的异步复位同步释放模块

  2. Verilog实现的异步复位同步释放模块， 复位信号高电平有效。

  3. 所属分类：硬件开发

    • 发布日期：2019-09-20
    • 文件大小：808
    • 提供者：chen_8494

  1. verilog中同步复位，异步复位，同步释放优缺点以及PLL配置复位设计.docx

  2. verilog中同步复位，异步复位，同步释放优缺点以及PLL配置复位设计

  3. 所属分类：嵌入式

    • 发布日期：2020-04-08
    • 文件大小：222208
    • 提供者：sinat_41653350

  1. 我与FPGA的恋爱之异步复位同步释放

  2. 针对数字系统的设计，我们经常会遇到复位电路的设计，对初学者来说不知道同步复位与异步复位的区别与联系，本次笔记对这个问题简要的阐述下.

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：58368
    • 提供者：weixin_38630358

  1. 菜鸟初入FPGA之异步复位同步释放

  2. 针对数字系统的设计，我们经常会遇到复位电路的设计，对初学者来说不知道同步复位与异步复位的区别与联系，本次笔记对这个问题简要的阐述下.

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：58368
    • 提供者：weixin_38647822

  1. 关于FPGA复位设计

  2. 复位电路，分为同步复位、异步复位以及比较推荐的异步复位同步释放。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：32768
    • 提供者：weixin_38596093

  1. 异步复位，同步释放

  2. 为了保证信号的稳定性，对于复位信号应该同步化，这个思想在工程项目中应该注意。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：24576
    • 提供者：weixin_38712092

  1. 同步复位和异步复位有什么区别？

  2. 一般都推荐使用异步复位，同步释放的方式，而且复位信号低电平有效。这样就可以两全其美了。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：44032
    • 提供者：weixin_38537541

  1. 提高FPGA复位的可靠性，你知道多少？

  2. 电源电路设计中，对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不 可靠复位的现象，本文例举了提高复位设计可靠性的几种方法，也就是采用清除复位信号上的毛刺、异步复位同步释放、专用全局异步复位/置位资源和采用内部复 位等方法来提高FPGA复位的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：126976
    • 提供者：weixin_38660069

  1. FPGA复位的可靠性设计方法

  2. 对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：141312
    • 提供者：weixin_38613681

  1. EDA/PLD中的FPGA复位的可靠性设计方案

  2. 对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。 　　对FPGA芯片而言，在给芯片加电工作前，芯片内部各个节点电位的变化情况均不确定、不可控，而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。因此，在FPGA的设计中，为保证系统能可靠进进入工作状态，以及避免对FP

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：119808
    • 提供者：weixin_38651450

  1. 基础电子中的同步复位与异步复位-异步复位和同步复位区别-异步复位同步释放

  2. 一、同步复位与异步复位特点： 　　同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。 　　异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。　　　　　二、异步复位和同步复位的优缺点： 　　1、同步复位的优点大概有3条： 　　a、有利于仿真器的仿真。 　　b、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。 　　c、因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：46080
    • 提供者：weixin_38704565

  1. FPGA复位的可靠性设计方案

  2. 对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。 　　对FPGA芯片而言，在给芯片加电工作前，芯片内部各个节点电位的变化情况均不确定、不可控，而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。因此，在FPGA的设计中，为保证系统能可靠进进入工作状态，以及避免对FP

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：144384
    • 提供者：weixin_38564718
« 12 »