注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. 基于RTL级实现的ADPCM编解码器

  2. 本课题是在Intel 1992年用软体实现的一种ADPCM算法的基础上，以硬 件方式来实现语音数据的编码和解码。当采用16KHz的采样频率，采样数据 为16位PCM时，数据传输速率为256kbps，当被压缩为4位ADPCM格式 数据后，数据传输速率减少到64kbps；采用8KHz的采样频率时，数据传输 速率为32kbps。因此数据传输所需要的信道带宽也相应减少。此处理器只适 用于16位线性PCM格式的数据输入，内含一个编码器和一个解码器，可以 同时进行一个信道编码和一个信道解码，而且当不需要进

  3. 所属分类：其它

    • 发布日期：2010-10-31
    • 文件大小：3145728
    • 提供者：zghnxyzhw

  1. 一种异步fifo实现方式

  2. 实现一种异步FIFO的方式 比较常用的实现方式

  3. 所属分类：其它

    • 发布日期：2012-03-26
    • 文件大小：105472
    • 提供者：dene145

  1. 高速异步FIFO 的实现

  2. ic设计基础知识，典型模块设计 采用一种新颖的异步FIFO 设计方案,解决FPGA 多时钟系统中不同时钟域传输数据的问题。该 FIFO 实现方案比传统方式简单,工作速度频率高,如设计采用了Verilog HDL 硬件语言描述还具有良好的移植性

  3. 所属分类：专业指导

    • 发布日期：2012-04-20
    • 文件大小：103424
    • 提供者：zxp_mingren

  1. PCI总线接口芯片9054

  2. pci9054是由美国plx公司生产的先进的pci i/o加速器,采用了先进的plx数据流水线结构技术,是32位、33mhz的pci总线主i/o加速器;符合pci本地总线规范2.2版,突发传输速率达到132mb/s,本地总线支持复用/非复用的32位地址/数据;有m、c、j三种模式;针对不同的处理器及局总线特性可选,尽量减少中间逻辑;具有可选的串行eeprom接口,本地总线时钟可和pci时钟异步。pc9054内部有6种可编程的fifo,以实现零等待突发传输及本地总线和pci总线之间的异步操作;支

  3. 所属分类：C

    • 发布日期：2013-02-22
    • 文件大小：83968
    • 提供者：xiaobing2064

  1. 深入理解Linux内核

  2. 《深入理解Linux内核》第三版将引领你畅游内核中用到的最主要数据结构、算法和编程技巧。如果你的确想了解计算机内部的实现机理，那么作者透过现象探寻本质，提供了颇有价值的深入分析。本书针对具体的Intel平台，讨论了其重要特征，逐行剖析了相关的代码片段。但是，本书涵盖的内容不仅仅局限于代码的机理，还解释了Linux运作方式的理论支撑。 导语: 本书第三版涵盖Linux 2.6，从中可以看到几乎内核每个子系统都有相当大的变化，首当其冲的是内存管理和块设备部分。本书将使你熟悉Linux所有的内在工作

  3. 所属分类：Linux

    • 发布日期：2009-04-09
    • 文件大小：14680064
    • 提供者：frc1989

  1. 计算机系统结构试题集

  2. 1、我们称由（ ）实现的机器为虚拟机器。 A、硬件 B、软件 C、微程序 D、固件 2、计算机系统结构设计者所关心的是（ ）所看到的的计算机结构。 硬件设计人员 B、逻辑设计人员 C、机器语言或汇编语言程序员 D、高级语言程序员 3、计算机组成是计算机系统结构的（ ）。 A、硬件实现 B、逻辑实现 C、软件实现 D、以上三种 4、在计算机系统设计时，为了提高系统性能，应当注意（ ）。 A、加快经常性使用指令的执行速度 B、要特别精心设计少量功能强大的指令 要减少在数量上占很小比例的指令的条数

  3. 所属分类：C

    • 发布日期：2009-04-26
    • 文件大小：927744
    • 提供者：glzh1234

  1. 阿尔泰 USB2815数据采集卡硬件说明书.pdf

  2. 阿尔泰 USB2815数据采集卡硬件说明书pdf,USB数据采集卡USB2815如何接信号线，如何使用的详细介绍硬件说明书。USB2815数据采集卡硬件使用说明书 版本;6.1.12 、AD内触发功能… 15 、AD外触发功能 第二节、AD内时钟与外时钟功能的使用方法 15 、AD内时钟功能… 15 AD外时钟功能. 16 第三节、AD连续与分组采集功能的使用方法 16 、AD连续采集功能 AD分组采集功能 第八章定时汁计数器8254的使用方法 19 第一节、六种工作方式概述 19 第二节、对木

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：648192
    • 提供者：weixin_38743737

  1. 串行接收并行发送FIFO

  2. 一个串行接收，并行发送的缓存器，其数据存储使用双端口SRAM（一读一写）实现，SRAM大小为深64、宽32位（64字×32位，使用提供的双端口SRAM见目录rf2shd4）。缓存器按一位串行输入接收数据，缓存器位置全满后不再接收串行数据输入；并根据读数请求，按接收数据的顺序，将接收完整的32位数据发送出去，并标记该缓存器位置为空，又可以放置新的串行输入数据 设计了两种串行接收方式：同步方式和异步方式

  3. 所属分类：硬件开发

    • 发布日期：2012-01-05
    • 文件大小：415744
    • 提供者：hatkama

  1. 一种多路同步数据采集系统的设计

  2. 继电保护或者测控装置都需要同步采集多路的电压或者电流信号，现在一般的实现方式都是用多路逐次逼近型ADC（譬如AD7656或者ADS8-556）实现多路同步数据的采集，这种方案采样速度高、控制简单，但是每一通道都需要基于运算放大器的抗混叠滤波器，所以实现起来成本高、占用PCB面积大。本文提出一种使用CS5451A模数转换芯片实现多路同步数据采集的实现方案，这种实现方式电路简单、成本低。在本方案中，处理器选用的是飞思卡尔MPC8313处理器，主频333 MHz。CS5451A如果用CPU直接控制，由

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：451584
    • 提供者：weixin_38698860

  1. EDA/PLD中的FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：254976
    • 提供者：weixin_38636983

  1. 基于散列DMA的高速串口驱动设计

  2. 1  概  述 　　由于串口在电报通信、工控和数据采集等领域有着广泛的应用，绝大多数嵌入式处理器都内置了通用异步收发器(UART)。UART数据传输主要通过中断或DMA的方式实现。 　　中断方式是在接收到数据或需要发送数据时产生中断，在中断服务程序中读写UART的缓冲区(FIFO)实现数据传输。由于串口通信速率一般比较低(典型值不超过115 200 bps)，大多数嵌入式系统都采用中断方式来传输串口数据。然而，中断服务程序需要占用CPU的时间，而串口速度的提升也必将导致CPU更频繁地响应UA

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：151552
    • 提供者：weixin_38713801

  1. 散列DMA设计的高速串口驱动技术

  2. 1  概  述 　　由于串口在电报通信、工控和数据采集等领域有着广泛的应用，绝大多数嵌入式处理器都内置了通用异步收发器(UART)。UART数据传输主要通过中断或DMA的方式实现。 　　中断方式是在接收到数据或需要发送数据时产生中断，在中断服务程序中读写UART的缓冲区(FIFO)实现数据传输。由于串口通信速率一般比较低(典型值不超过115 200 bps)，大多数嵌入式系统都采用中断方式来传输串口数据。然而，中断服务程序需要占用CPU的时间，而串口速度的提升也必将导致CPU更频繁地响应UA

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：152576
    • 提供者：weixin_38508549

  1. 基于异步FIFO实现不同时钟域间数据传递的设计

  2. 摘 要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法，并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词：异步FIFO；时钟域；Verilog引言当今集成电路设计的主导思想之一就是设计同步化，即对所有时钟控制器件(如触发器、RAM等)都采用同一个时钟来控制。但在实际的应用系统中，实现完全同步化的设计非常困难，很多情况下不可避免地要完成数据在不同时钟域间的传递(如高速模块和低速模块之间的数据交换)

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：83968
    • 提供者：weixin_38552305

  1. 单片机与DSP中的基于DSP的高速数据采集与处理系统

  2. 摘 要： 提出了一种基于DSP的高速数据采集系统的设计方案，对其中高速A/D、高速缓存、DSP控制以及数据通讯接口等内容进行了讨论，提出了更为有效的同步控制方式。该设计方案电路简单、可进行多通道扩展、具有一定的通用性。关键词： DSP 高速A/D FIFO 异步串行通讯   在电子测量中，常常需要对高速信号进行采集与处理。例如，在光传感技术中，对光脉冲散射信号的测量；在雷达工程中，对电磁脉冲信号的测量等，就需要对高速信号进行采集与处理，而且对此类高速信号的测量，往往对数据采集与处理系统提

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：175104
    • 提供者：weixin_38734361

  1. 模拟技术中的面向数据通信的UART和桥接芯片解决方案

  2. UART综述 UART即通用异步接收器和发送器（Universal Asynchronous Receiver and Transmitter），是一种用于连接两个计算系统的简单、低成本的串行接口，对高速率串行通信具有更高的可靠性，需要的线缆数目要少于并行传输，同时支持远距离的串行通信。 图1显示了两个使用UART进行串行通信的系统。UART支持多系统间的串行通信，它的发送器功能是将并行数据发送至传送FIFO暂存，而后串行发出。因此UART可减轻处理器的工作负担，将并行数据传输无缝转换为串行方

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：98304
    • 提供者：weixin_38703866

  1. FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：244736
    • 提供者：weixin_38634065