点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 异步fifo设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
FPGA异步FIFO设计中的问题与解决办法.PDF
FPGA异步FIFO设计中的问题与解决办法.PDF
所属分类:
硬件开发
发布日期:2009-10-13
文件大小:211968
提供者:
wu501664470
基于多时钟域的异步FIFO设计
摘要:在大规模集成电路设计中,一个系统包含了很多不相关的时钟信号,当其目标域时钟与源域时钟不同时,如何 在这些不同域之间传递数据成为了一个重要问题。为了解决这个问题,我们可以用一种异步FIFO(先进先出)存储器 来实现。本文介绍了一种利用格雷码指针实现在多时钟域传递数据的FIFO 设计
所属分类:
专业指导
发布日期:2009-12-01
文件大小:176128
提供者:
zwcs0801
FPGA异步FIFO设计中的问题与解决办法
FPGA异步FIFO设计中的问题与解决办法FPGA异步FIFO设计中的问题与解决办法FPGA异步FIFO设计中的问题与解决办法FPGA异步FIFO设计中的问题与解决办法
所属分类:
硬件开发
发布日期:2010-04-02
文件大小:1048576
提供者:
toumingzao_A
同步异步FIFO设计
同步异步FIFO设计,采用双端口RAM,内涵源代码及其注释
所属分类:
专业指导
发布日期:2010-04-26
文件大小:18432
提供者:
hugh709
Camera+Link接口的异步FIFO设计与实现
介绍了异步FIFO在Camera Link接口中的应用,将Camera Link接口中的帧有效信号 FVAL和行有效信号LVAL引入到异步FIFO的设计中。分析了FPGA中设计异步FIFO的难点,解决 了异步FIFO设计中存在的两个关键问题:一是尽量降低电路中亚稳态的出现概率;二是如何产生空、 满等相应的控制信号。为Camera Link4妻口提供了稳定的视频数据及控制信号。
所属分类:
硬件开发
发布日期:2011-03-10
文件大小:412672
提供者:
baiyu113727
一中异步fifo设计与优化
很好的一个异步fifo设计,并简单介绍了亚稳态问题,并提出了解决的办法,对于初学者来说,很有用,希望能给大家帮助
所属分类:
嵌入式
发布日期:2011-04-07
文件大小:750592
提供者:
fangbo504571
多时钟域异步FIFO 设计
异步FIFO,多时钟域,多位宽。FPGA 设计。
所属分类:
其它
发布日期:2011-05-17
文件大小:249856
提供者:
zhouseph
异步fifo设计
基于verilog的异步fifo设计,有效解决亚稳态的问题,有空满标志,输出加寄存。
所属分类:
硬件开发
发布日期:2011-11-07
文件大小:164864
提供者:
xlt9999
基于FPGA异步FIFO设计完整报告
基于FPGA异步FIFO设计完整报告,发送 接收模块
所属分类:
综合布线
发布日期:2012-06-04
文件大小:453632
提供者:
choushuxiang
基于verliog的 异步fifo设计
基于verliog的异步fifo设计,利用verliog编写,经过自己测试,可以放心使用
所属分类:
硬件开发
发布日期:2012-11-21
文件大小:2048
提供者:
chenyuxxh
基于Verilog HDL的异步FIFO设计与实现
基于Verilog HDL的异步FIFO设计与实现
所属分类:
硬件开发
发布日期:2012-12-20
文件大小:692224
提供者:
skyscraper1234
异步fifo设计
异步fifo设计,包含时钟域的转换,格雷码编码等
所属分类:
硬件开发
发布日期:2013-05-12
文件大小:181248
提供者:
u010660222
国外介绍的异步FIFO设计1
国外介绍的异步FIFO设计第一部分,看了这部分资料就不用看别的异步FIFO介绍了
所属分类:
专业指导
发布日期:2009-03-31
文件大小:140288
提供者:
xiaohua2010
国外介绍的异步FIFO设计2
国外介绍的异步FIFO设计第二部分,看了这部分资料就不用看别的异步FIFO介绍了
所属分类:
专业指导
发布日期:2009-03-31
文件大小:123904
提供者:
foxren2008
异步FIFO设计的源代码,工程,仿真波形
异步FIFO设计的源代码,工程,仿真波形 verilog
所属分类:
硬件开发
发布日期:2019-08-24
文件大小:60416
提供者:
drjiachen
基于Verilog HDL的异步FIFO设计与实现
本文提出一种新颖的异步FIFO设计方案,它通过先比较读写地址并结合象限检测法产生异步的空/满标志,再把异步的空/满标志同步到相应的时钟域。通过仿真验证,该方法是稳定有效的。
所属分类:
其它
发布日期:2020-08-05
文件大小:90112
提供者:
weixin_38692100
异步FIFO设计
异步FIFO设计_电子技术交流网本文介绍如何应用美国QUICKLOGIC公司的QUICKRAM器件设计高速、高可靠异步FIFO(Asynchronous FIFO)。
所属分类:
其它
发布日期:2020-10-23
文件大小:67584
提供者:
weixin_38607908
基于VHDL的异步FIFO设计
摘要:FIFO经常应用于从一个时钟域传输数据到另一个异步时钟域。为解决异步FIFO设计过程中空满标志判断难以及FPGA亚稳态的问题,提出一种新颖的设计方案,即利用格雷码计数器(每次时钟到来仅有1位发生改变)表示读/写
所属分类:
其它
发布日期:2020-10-21
文件大小:262144
提供者:
weixin_38681301
Camera Link接口的异步FIFO设计与实现
介绍了异步FIFO在Camera Link接口中的应用,将Camera Link接口中的帧有效信号FVAL和行有效信号LVAL引入到异步FIFO的设计中。分析了FPGA中设计异步FIFO的难点,解决了异步FIFO设计中存在的两个关键问题:一是尽量降低电路中亚稳态的出现概率;二是如何产生空、满等相应的控制信号。为Camera Link接口提供了稳定的视频数据及控制信号。
所属分类:
其它
发布日期:2020-10-26
文件大小:294912
提供者:
weixin_38631197
激光告警系统的异步FIFO设计
介绍了在激光告警系统中采用异步FIFO解决A/D数据采样与FPGA数据处理模块之间的不同速率匹配问题。在分析异步FIFO设计难点基础上,提出利用Gray码计数器作为读写地址编码,有效地同步了异步信号,避免了亚稳态现象的产生,给不同速率间的数据传输提供了一种有效的解决方案。同时采用Verilog语言描述,提高了硬件设计的可移植性,减少了系统的复杂性,提高了激光告警接收系统的可靠性。
所属分类:
其它
发布日期:2020-10-24
文件大小:344064
提供者:
weixin_38716460
«
1
2
3
4
5
6
7
8
9
10
...
14
»