根据余数系统中模映射法则以及数论变换，将素数N点的DFT运算转换为N-1点的循环卷积运算，建立了算法模型，给出了此算法的FIR滤波器图解，并对加法器系数进行RAG优化，最后在ModelSim仿真平台上，用Verilog语言实现该算法，并进行了仿真结果分析和工作量分析。RAG优化后减少了加法器数量，降低了路径延迟。