您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 数字逻辑_4位全加器课程设计

  2. 全加器的运用是相当的广泛的,像各种各样的CPU和某些模型机,然而对于快速正确的加法器的设计是相当的重要的,所以在这次课程设计我选择对全加器的设计与实现。 一个器件需要进一步的更新换代,在我所学的知识领域里面,我认为应该需要两个方面,一个是设计,有一个好的设计,它就像一种需求一样,即使这种设计在实际上暂时无法得到应用,但是,在一定时期以后,它是可以实现的。另一个是工艺,对于一个好的设计,由于工艺还没有达到那个水平没法进行对好的设计的实现。所以在这次我使用我所学过的知识进行对这个16位全加器进行设
  3. 所属分类:专业指导

    • 发布日期:2009-05-19
    • 文件大小:285696
    • 提供者:zhaojinghls0619
  1. 32位二进制快速进位加法器 VHDL 源代码

  2. 32位二进制快速进位加法器 VHDL 源代码 32位二进制快速进位加法器 VHDL 源代码
  3. 所属分类:其它

    • 发布日期:2010-01-26
    • 文件大小:6144
    • 提供者:fubo200511
  1. 用VHDL设计快速BCD码加法器.pdf

  2. 用VHDL设计快速BCD码加法器.pdf用VHDL设计快速BCD码加法器.pdf
  3. 所属分类:专业指导

    • 发布日期:2011-05-10
    • 文件大小:61440
    • 提供者:yellow88488
  1. vhdl 除法器

  2. 任意正整数的快速除法器属于电子器件技术领域。主要解决现有除法器运算速度慢、元器件多的问题。技术要点是通过两位二进制数加两位二进制数的加法器和两位二进制数加一位二进制数的加法器与与门和非门连接而成。它的运算速度几乎与同样位数的加法器的运算速度相同,而且使用的设备量也很少。在使用特殊除法的场合有不可替代的作用
  3. 所属分类:软件测试

    • 发布日期:2011-10-12
    • 文件大小:14336
    • 提供者:ahwuheng
  1. 32位快速加法器(Verilog)

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块
  3. 所属分类:硬件开发

    • 发布日期:2011-11-02
    • 文件大小:4096
    • 提供者:teresa_no1
  1. 32位快速加法器源代码(Verilog)

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块
  3. 所属分类:嵌入式

    • 发布日期:2011-11-02
    • 文件大小:4096
    • 提供者:teresa_no1
  1. 32位快速加法器源代码(Verilog)

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块
  3. 所属分类:其它

    • 发布日期:2011-11-02
    • 文件大小:4096
    • 提供者:teresa_no1
  1. 快速加法器的设计

  2. 快速加法器的设计,四位先行进位,三种方法设计32位,16位补码加法电路
  3. 所属分类:专业指导

    • 发布日期:2011-11-21
    • 文件大小:2048
    • 提供者:nikkic
  1. 32位进位选择加法器

  2. verilog HDL 32位选择进位加法器 (快速加法器)
  3. 所属分类:专业指导

    • 发布日期:2011-11-22
    • 文件大小:2048
    • 提供者:zju_zjb
  1. 快速加法器的设计

  2. 快速加法器的几种方法以及设计思路,要求,内容详尽丰富
  3. 所属分类:讲义

    • 发布日期:2015-10-22
    • 文件大小:278528
    • 提供者:baidu_32216841
  1. 32位进位选择加法器

  2. 32位进位选择加法器,内含4位加法器、选择器等模块,成功实现32位的进位选择加法,快速有效.rar
  3. 所属分类:嵌入式

    • 发布日期:2016-01-02
    • 文件大小:2048
    • 提供者:sinat_27354593
  1. 32位快速加法器

  2. 带流水线的32位快速加法器。在设计过程中,将串行进位加法器和超前进位加法器相结合,即克服了完全采用超前进位算法实现上的逻辑复杂性,又解决了串行进位运算时间长的问题,提升了运算速率。
  3. 所属分类:硬件开发

    • 发布日期:2018-12-09
    • 文件大小:2097152
    • 提供者:weixin_44029272
  1. 8位快速加法器

  2. 在设计过程中,将串行进位加法器和超前进位加法器相结合,即克服了完全采用超前进位算法实现上的逻辑复杂性,又解决了串行进位运算时间长的问题,提升了运算速率。
  3. 所属分类:硬件开发

    • 发布日期:2018-12-09
    • 文件大小:51200
    • 提供者:weixin_44029272
  1. 华中科技大学计算机组成原理实验一 运算器设计(加法器设计)

  2. 华中科技大学计算机组成原理实验一 运算器设计(加法器设计) 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计
  3. 所属分类:互联网

    • 发布日期:2020-05-20
    • 文件大小:724992
    • 提供者:weixin_43330835
  1. 计算机组成原理实验课程 实验一 运算器设计(加法器设计)8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路,已画好。alu自动测试是100分。
  3. 所属分类:Linux

    • 发布日期:2020-05-16
    • 文件大小:727040
    • 提供者:CN_EventHorizon
  1. 基于FPGA的快速加法器的设计与实现

  2. 基于FPGA的快速加法器的设计与实现,赵亚威,吴海波,加法器是算术运算的基本单元,可以有多种实现结构,采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA�
  3. 所属分类:其它

    • 发布日期:2020-02-23
    • 文件大小:178176
    • 提供者:weixin_38674675
  1. 4位快速加法器设计.zip

  2. 利用前一步设计好的四位先行进位电路构造四位快速加法器,其引脚定义如图所示,其中 X,Y 为四位相加数,Cin 为进位输入,S 为和数输出,Cout 为进位输出,G,P 为 4 位成组进位生成函数和成组进位传递函数
  3. 所属分类:互联网

    • 发布日期:2020-06-01
    • 文件大小:48128
    • 提供者:qq_45772158
  1. 第4关:16位快速加法器设计.txt

  2. 第4关:16位快速加法器设计.txt
  3. 所属分类:其它

    • 发布日期:2020-06-05
    • 文件大小:652288
    • 提供者:m0_47399957
  1. 元器件应用中的基于流水线加法器的数字相关器设计

  2. 0引言   数字相关器是扩频通信体制下数字中频接收机核心部件之一,在数字扩频通信系统中应用广泛,但由于受数字信号处理器件速度限制,无法应用于高速宽带通信系统。其中一个重要原因是高位数的加法器进位延迟过大,使得在一个采样时钟节拍内无法完成一次累加运算,而导致相关运算错误。随着FPGA技术的快速发展,器件速度的不断提升,这一问题一定程度得到改善,但仍然无法满足高位数扩频码、高采样速率和大动态范围的数字相关器的工程实现,因此必须采用优化算法最大限度地减少加法器进位操作,从而降低电路延迟对数字相关处理
  3. 所属分类:其它

    • 发布日期:2020-11-05
    • 文件大小:158720
    • 提供者:weixin_38552871
  1. 16位多级先行进位加法器

  2. 有测试文件,代码准确无错。为提高运算速度,可以参照超前进位加法器的设计思路,把16位加法器中的每四位作为一组,用位间快速进位的形成方法来实现16位加法器中的“组间快速进位”,就能得到16位快速加法器。其工作特点是组内并行、组间并行。设16位加法器,4位一组,分为4组:
  3. 所属分类:硬件开发

    • 发布日期:2020-11-03
    • 文件大小:167936
    • 提供者:qq_45861449
« 12 3 4 »