注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 成功解决FPGA设计时序问题的三大要点

  2. 高速设计往往有严格的规范和严谨的发布时间表，所以需要一个交互式的时序规划和分析工具，来获得快速和完整的时序空余，以分析并解决可能影响到最终设计成功的因素。本文说明了如何利用TimingDesigner软件对FPGA设计流程进行准确地捕捉和交换时序信息，以帮助在整个设计过程中管理时序空余，并提供可视化的界面验证设计，并预测设计性能。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-04
    • 文件大小：148480
    • 提供者：yifei918

  1. 成功解决FPGA设计时序问题的三大要点

  2. 成功解决FPGA设计时序问题的三大要点，很好地学习资料，你值得一看！

  3. 所属分类：嵌入式

    • 发布日期：2013-06-02
    • 文件大小：185344
    • 提供者：u010882690

  1. 成功解决FPGA设计时序问题的三大要点

  2. 本文主要探讨了DDR型存储器接口设计中必要的时钟偏移及数据采集的时序空余。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：93184
    • 提供者：weixin_38616435

  1. 成功解决FPGA设计时序问题的三大要点

  2. FPGA的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的设计挑战。为了确保存储器接口的数据传输准确，在超过200兆赫兹以上，进行时序分析将发挥更突出的作用，以识别和解决系统运行的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：260096
    • 提供者：weixin_38657984