注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的抢答器设计

  2. 智力竞赛抢答计时器的设计 一、 课题说明在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置计时、计分、犯规奖惩计录等多种功能。 二、 设计要求 1、设计一个4组参加的智力竞赛抢答计时器。每组设置一个抢答按钮供抢答者使用。 2、电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响。此时，电路应具备自锁功能，使别组的抢答开

  3. 所属分类：硬件开发

    • 发布日期：2009-05-11
    • 文件大小：235520
    • 提供者：yinmy123456

  1. 可定时的八路数显抢答器

  2. 实验要求 1.掌握可定时的八路数显抢答器的工作原理及其设计方法； 2.进一步熟悉74系列常用中规模集成芯片的应用，提高对硬件电路的分析能力； 3.进一步熟悉QartusII软件的使用； 4.学习较复杂的数字系统文本输入（VHDL、Veril HDL）和原理图输入的设计方法

  3. 所属分类：嵌入式

    • 发布日期：2009-05-23
    • 文件大小：76800
    • 提供者：qxstone

  1. VHDL写的四人抢答器

  2. 用VHDL语言写的四人抢答器在Quartus 上的仿真

  3. 所属分类：嵌入式

    • 发布日期：2009-05-28
    • 文件大小：257024
    • 提供者：mbstorm

  1. 数显八位抢答器pdf

  2. 数显八位抢答器pdf 抢答器 vhdl数显八位抢答器pdf 抢答器 vhdl数显八位抢答器pdf 抢答器 vhdl数显八位抢答器pdf 抢答器 vhdl数显八位抢答器pdf 抢答器 vhdl

  3. 所属分类：专业指导

    • 发布日期：2009-05-31
    • 文件大小：350208
    • 提供者：jijibaba110

  1. 完美抢答器制作vhdl

  2. 完美抢答器全部文件 为本人课程设计所做 所含功能 抢答，加减分，倒计时，到时提醒，清分等功能

  3. 所属分类：专业指导

    • 发布日期：2009-06-06
    • 文件大小：331776
    • 提供者：ztlguodong

  1. EDA四人抢答器(VHDL语言编写)

  2. 很好，很强大，(VHDL语言编写)，下载试试看吧，也许适合你！

  3. 所属分类：专业指导

    • 发布日期：2009-06-16
    • 文件大小：34816
    • 提供者：wanderfly

  1. VHDL实现智力抢答器

  2. 用VHDL语言实现智力抢答器系统，系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR，系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。

  3. 所属分类：C

    • 发布日期：2009-07-03
    • 文件大小：3072
    • 提供者：zhenglaobao

  1. 基于VHDL语言的8路抢答器控制系统设计

  2. ：EDA技术的应用引起了电子产品系统开发的革命性变革。利用先进的EDA 工具，基于硬件描述语言，借助CPLD(复杂的可 编程逻辑器件)．可以进行系统级数字逻辑电路的设计。本文以8路抢答器为例，介绍了在Max+plus II开发软件下，利用VHDL语言设 计数字逻辑电路的过程和方法

  3. 所属分类：嵌入式

    • 发布日期：2009-07-17
    • 文件大小：144384
    • 提供者：xingxing3477

  1. 基于vhdl 4路完美抢答器

  2. 　 (1) 抢答器线路测试功能 　　为了保证比赛的正常进行，比赛前需要调试线路能否正常工作。 　　 (2) 第一抢答信号的鉴别和锁存功能 　　可以判断谁最先抢到回答的资格，其相应的绿灯表示抢答成功，并具有锁存功能，一直到下一题开始。 　　 (3) 犯规警示功能 　　可以判断出参赛者有没有在主持人读题的期间按下抢答器，有则相应的红灯亮，同时取消其本轮抢答资格。 　　 (4) 计时功能 　　可以预置时间，可以进行倒计时并且将时间显示出来。 　　 (5) 计分功能 　　可以实现加分，减分，并且显示出

  3. 所属分类：专业指导

    • 发布日期：2009-07-29
    • 文件大小：956416
    • 提供者：ztlguodong

  1. 基于FPGA的七人抢答器的设计

  2. 本设计是用VHDL语言设计的多功能七人抢答器，已经过仿真验证，包括设计原理，原理框图，软件实现和硬件下载，全都弄好了哦！

  3. 所属分类：嵌入式

  1. 智力抢答器VHDL设计

  2. 这个设计主要是用VHDL语言编程，实现四路智力抢答器。 输入：总共有八个按键输入，其中开始键（start）、复位键（reset）、加分键（up）和减分键（dn）由主持人控制；另外还有四个选手的抢答按键。

  3. 所属分类：专业指导

    • 发布日期：2010-05-24
    • 文件大小：3145728
    • 提供者：hxt20081989

  1. EDA5人抢答器VHDL

  2. 说明：数码管显示十秒倒计时，如有选手抢答，则计时直接置0，数码管显示显示抢答选手编号

  3. 所属分类：专业指导

    • 发布日期：2010-06-26
    • 文件大小：631
    • 提供者：ahua0554

  1. 六路智能抢答器VHDL语言

  2. EDA学习资料 六路智能抢答器 VHDL语言

  3. 所属分类：专业指导

    • 发布日期：2010-07-10
    • 文件大小：801792
    • 提供者：shifenglian

  1. EDA抢答器VHDL设计报告

  2. 1.设计一个可容纳3组参赛的数字式抢答器，每组设一个抢答按钮，供抢答使用。 2.抢答器具有第一信号鉴别和所存功能，使除第一抢答者外的按钮不起作用。 3.设置一个主持人“复位”按钮。 4.主持人复位后，开始抢答，第一信号鉴别所存电路得到信号后，有LED指示灯和数码管显示成功抢答组并保持5秒，扬声器发出3秒的声响。 5.设置一个记分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分，捡到0则不允许该组再参与抢答。 6.要求进行按键防抖动设计

  3. 所属分类：专业指导

    • 发布日期：2010-07-17
    • 文件大小：273408
    • 提供者：ab0021050

  1. 智力抢答器vhdl程序

  2. vhdl 智力抢答器vhdl 智力抢答器vhdl 智力抢答器vhdl 智力抢答器vhdl 智力抢答器vhdl 智力抢答器vhdl 智力抢答器

  3. 所属分类：硬件开发

    • 发布日期：2011-03-30
    • 文件大小：922624
    • 提供者：samuelcxq

  1. VHDL应用实例4人抢答器VHDL

  2. 4人智力抢答器,编码程序,仿真都有,很好的VHDL启蒙

  3. 所属分类：软件测试

    • 发布日期：2011-07-01
    • 文件大小：674816
    • 提供者：moji_candy

  1. 抢答器 vhdl

  2. 我自己用VHDL写的抢答器，分享一下，还不错

  3. 所属分类：硬件开发

    • 发布日期：2011-10-31
    • 文件大小：216064
    • 提供者：jiezhongfeifei

  1. 抢答器vhdl设计代码

  2. 本人自己用vhdl写的抢答器程序，下载到板子上可以正常工作。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-02
    • 文件大小：385024
    • 提供者：isshole

  1. 八路抢答器 EDA

  2. 八路抢答器EDA课程设计VHDL 本文档是基于VHDL的八路抢答器的设计，经实验验证后程序准确无误。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-04
    • 文件大小：357376
    • 提供者：wuzheyuanzhang

  1. 抢答器VHDL代码-大规模集成电路

  2. 本代码是一个抢答器的代码，使用VHDL语言，在FEPG2平台上，利用quarters2.抢答器可进行倒计时，有恢复设置，有抢答错误设置。

  3. 所属分类：嵌入式

    • 发布日期：2013-11-18
    • 文件大小：4096
    • 提供者：u012829008
« 12 3 4 5 6 »