注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多级抽取滤波器设计与MATLAB仿真实现.pdf

  2. 抽取是软件无线电中最核心部分。通过对多项抽取结构的分析，设计出一种多 级抽取滤波器的实现方案，并通过MATLAB仿真实现。

  3. 所属分类：嵌入式

    • 发布日期：2010-04-18
    • 文件大小：242688
    • 提供者：hahalaka

  1. 半带抽取滤波器相关的源代码

  2. 假设原始采样频率为22.05kHz，使用5120个采样点，画出半带抽取滤波器的冲激响应以及样值输出。文件名为：halfband.m

  3. 所属分类：专业指导

  1. 抽取率为2的CIC抽取滤波器

  2. 原始采样频率为44.1kHz，采样点数为10240点，并得出CIC抽取滤波器的抽取仿真结果示意图。文件名为：cicdecimation.m

  3. 所属分类：嵌入式

  1. 抽取滤波器芯片

  2. 这个CYPRESS抽取数字滤波器芯片的应用资料，对于应用设计，相当于一个IP核或者matlab里面的库函数，能简化数字系统设计

  3. 所属分类：硬件开发

    • 发布日期：2013-01-05
    • 文件大小：335872
    • 提供者：sanjin555

  1. FPGA实现FIR抽取滤波器的设计

  2. 本文所介绍的基于FPGA、采用分布式算法实现FIR滤波器的方法，在提高系统运行速度和节省硬件资源方面具有很大的优势，供读者学习设计参考。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：70656
    • 提供者：weixin_38598613

  1. FPGA的FIR抽取滤波器设计

  2. 　　基于抽取滤波器的工作原理，本文采用XC2V1000实现了一个抽取率为2、具有线性相位的3阶FIR抽取滤波器，利用原理图和VHDL共同完成源文件设计。控制器定时向加法器、乘法器和累加器发送数据或 控制信号，实现流水线操作。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：101376
    • 提供者：weixin_38576779

  1. 高频数字抽取滤波器的设计

  2. 设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC（Cascaded Integrator Comb）滤波器（降16倍）、CIC补偿滤波器（降2倍）和半带滤波器（降2倍）组成。为了实现高频工作，CIC滤波器采用两级结构，第一级采用多相分解技术，使大部分结构工作在较低时钟频率下，极大地降低了CIC的功耗，第二级采用传统结构。CIC补偿滤波器使信号通带平坦，半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能，搭建了四阶前馈—反馈结构ΣΔ调制器，作为数字

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：488448
    • 提供者：weixin_38686557

  1. 一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、FPGA

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：617472
    • 提供者：weixin_38607908

  1. 基于FPGA的FIR抽取滤波器设计

  2. 用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：77824
    • 提供者：weixin_38676851

  1. 基于XC2V1000型FPGA的FIR抽取滤波器的设计

  2. 现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理，但长期以来，用FPGA实现抽取滤波器比较复杂，其原因主要是FPGA中缺乏实现乘法运算的有效结构。现在，FPGA集成了乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍用Xilinx公司的XC2V1000型FPGA实现FIR抽取滤波器的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：365568
    • 提供者：weixin_38592611

  1. 数字下变频中抽取滤波器的设计及FPGA实现

  2. 针对软件无线电接收机数字下变频中高速数字信号的降采样需求，利用半带滤波器及级联积分梳状滤波器，设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后，利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明，该抽取滤波器设计是有效的，达到了设计指标。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：488448
    • 提供者：weixin_38673235

  1. FPGA实现FIR抽取滤波器的设计

  2. 采用基于分布式算法思想的方法来设计FIR滤波器，利用FDAt001设计系统参数，计算滤波器系数，同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构，对FIR数字滤波器的FPGA实现方法进行分析。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：308224
    • 提供者：weixin_38502183

  1. 应用于Σ-ΔA/D转换器的数字抽取滤波器的设计

  2. 设计了一种应用于Σ-ΔA/D转换器的滤波器结构，采用梳状滤波器和半带滤波器级联的多级形式实现。梳状滤波器采用开关降频和流水线级联形式，降低了功耗和复杂度；半带滤波器采用多相结构，数据量减少了近50%。该抽取滤波器信噪比达到98 dB，可以满足高精度A/D转换器的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：390144
    • 提供者：weixin_38652636

  1. 单片机与DSP中的一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、F

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：585728
    • 提供者：weixin_38713586

  1. 单片机与DSP中的改进型CIC抽取滤波器设计与FPGA实现

  2. 抽取滤波器是∑－△模／数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器，用以实现抽取和低通滤波。其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR滤波器相比，节约了硬件开销。经过仿真，抽取率为32的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)。但经过CIC降频滤波系统降频后会产生

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：306176
    • 提供者：weixin_38714509

  1. 单片机与DSP中的带限信号的抽取滤波器

  2. 要求 用计算机仿真来分析抽取后带限信号的频谱性态。 　　解 考虑到时间序列xd[k]的频谱中最低谐波位于fLO=mfs/M，如图1所示。在m=1（奇数）和m=2（偶数）时所作的M抽取在图1中给出。注意，对m为奇数（m=1）且抽取因子M＝8的情况，基带频谱表现为沿f=0（直流）呈镜像。镜像失真可以通过用（-1）k对抽取信号调制来校正。当m为偶数（m=2）时，可以看到抽取后频谱未发生镜像。 　　图1  m=1且抽取因子M=8的带限谱，基带频谱表现为关于f=0（直流）呈镜像（左图），左图所示频

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：59392
    • 提供者：weixin_38602098

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计作

  2. 1 引言    抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理，但长期以来，用FPGA实现抽取滤波器比较复杂，其原因主要是FPGA中缺乏实现乘法运算的有效结构。现在，FPGA集成了

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38632046

  1. 单片机与DSP中的基于FPGA的FIR抽取滤波器设计

  2. 摘   要：本文介绍了FIR抽取滤波器的工作原理，重点阐述了用XC2V1000实现FIR抽取滤波器的方法，并给出了仿真波形和设计特点。关键词：FIR抽取滤波器；流水线操作；FPGA 　　用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。 具体实现结构设计　　基于抽取滤波器的工作原理，本文采用XC2V

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：71680
    • 提供者：weixin_38556668

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计

  2. 摘要：介绍XC2V1000型现场可编程门阵列(FPGA)的主要特性和FIR抽取滤波器的工作原理，重点阐述用XC2V1000实现FIR抽取滤波器的方法，并给出仿真波形和设计特点。 1 引言抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：219136
    • 提供者：weixin_38697659

  1. 一种改进型CIC抽取滤波器的实现方法

  2. 针对传统CIC抽取滤波器处理宽带信号时，阻带衰减满足要求，通带衰减过大的问题，提出了一种改进CIC抽取器的设计方法；在分级抽取滤波器的基础上用锐化技术改善滤波器通阻带衰减，采用内插二阶多项补偿函数对通带进行额外补偿，使带内更平坦，并利用多相分解的方法降低了抽取滤波器采样率；仿真验证了改进型滤波器具有更好的通、阻带特性。最后在FPGA上实现这个改进型CIC滤波器的设计，并进行了时序仿真和综合验证。

  3. 所属分类：其它

    • 发布日期：2021-01-26
    • 文件大小：1048576
    • 提供者：weixin_38552292
« 12 3 4 5 6 7 8 9 10 »