在介绍基本CORDIC算法原理的基础上，介绍了其改进的并行算法原理。对并行CORDIC算法进行了详细叙述，并且使用Verilog HDL描述了该算法。通过模块复用，并且采用两相门控时钟等方法，节省了FPGA资源，保持了信号的同步性。最后在Quartus II下进行了综合、仿真，取得了良好的仿真结果。