注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 电工学数字钟课程设计报告

  2. 本系统是采用555构成的多协振荡器、74LS90芯片组合做成的数子时钟系统。其中用555构成的多协振荡器产生震荡频率，再用74LS 90芯片组合成分频电路对震荡频率进行分频，然后对选用74LS92和74LS90分别作为时计数器和分、秒计数器，再加一个校时电路。能让该数子时钟准确计时，以数字形式显示时、分、秒的时间，小时的计时为“24翻1”分，秒的计时为60进位 ，和时间校正功能

  3. 所属分类：嵌入式

    • 发布日期：2009-06-08
    • 文件大小：38912
    • 提供者：bingxun23

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. VB编程资源大全（源码 其它3）

  2. 556,delay1.zip 源码设计中的延时功能(1KB)557,type_1.zip 趣味打字2.1(233KB)558,test1.zip asp编写动态网页计数器(1KB)559,hztosm.zip 汉字转声母完全源代码(90KB)560,formatfloppy.zip 格式化 软盘源代码(13KB)561,freespace.zip 获取磁盘剩余空间(3KB)562,setscreen 设置屏幕分辨率(7KB)563,snapwindow.zip 一个抓图的小程序(14KB)56

  3. 所属分类：VB

    • 发布日期：2007-10-18
    • 文件大小：5242880
    • 提供者：zhangxucool

  1. VB编程资源大全（源码 其它4）

  2. 556,delay1.zip 源码设计中的延时功能(1KB)557,type_1.zip 趣味打字2.1(233KB)558,test1.zip asp编写动态网页计数器(1KB)559,hztosm.zip 汉字转声母完全源代码(90KB)560,formatfloppy.zip 格式化 软盘源代码(13KB)561,freespace.zip 获取磁盘剩余空间(3KB)562,setscreen 设置屏幕分辨率(7KB)563,snapwindow.zip 一个抓图的小程序(14KB)56

  3. 所属分类：VB

    • 发布日期：2007-10-18
    • 文件大小：5242880
    • 提供者：zhangxucool

  1. 数子电路数字钟课程设计

  2. 数字钟的课程设计报告...word 文档 ... 已排好版...可直接下载下来用...

  3. 所属分类：专业指导

    • 发布日期：2009-12-28
    • 文件大小：397312
    • 提供者：andy19880421

  1. Proteus教程:电子线路设计、制版与仿真 （book完整版）

  2. Proteus教程——电子线路设计.制版与仿真 目录 第1章 Proteus快速入门 1.1 Proteus整体功能预览 1.1.1 集成化的电路虚拟仿真软件—— Proteus 1.1.2 Proteus VSM仿真与分析 1.1.3 Proteus ARES的应用预览功能 1.2 Proteus跟我做 1.2.1 Proteus软件的安装与运行 1.2.2 一阶动态电路的设计与仿真 1.2.3 异步四位二进制计数器的设计及仿真 1.2.4 89C51与8255接口电路的调试及仿真 第2章

  3. 所属分类：嵌入式

    • 发布日期：2010-02-01
    • 文件大小：12582912
    • 提供者：fyyy4030

  1. Proteus教程 电子线路设计、制版与仿真

  2. Proteus教程——电子线路设计、制版与仿真 第1章 Proteus快速入门 1.1 Proteus整体功能预览 1.1.1 集成化的电路虚拟仿真软件—— Proteus 1.1.2 Proteus VSM仿真与分析 1.1.3 Proteus ARES的应用预览功能 1.2 Proteus跟我做 1.2.1 Proteus软件的安装与运行 1.2.2 一阶动态电路的设计与仿真 1.2.3 异步四位二进制计数器的设计及仿真 1.2.4 89C51与8255接口电路的调试及仿真 第2章 Pro

  3. 所属分类：嵌入式

    • 发布日期：2010-04-24
    • 文件大小：12582912
    • 提供者：zry2009

  1. 数 字 电 路 设 计 原 理

  2. 由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。

  3. 所属分类：嵌入式

    • 发布日期：2010-04-29
    • 文件大小：365568
    • 提供者：cf576201198

  1. 毕业设计eda数子钟

  2. 毕业设计eda数子钟毕业设计eda数子钟毕业设计eda数子钟

  3. 所属分类：专业指导

    • 发布日期：2010-06-12
    • 文件大小：797696
    • 提供者：mengtian168

  1. 多功能数字钟电路设计

  2. 毕业设计eda数子毕业设毕业设计eda数子钟计eda数子钟钟多功能数字钟电路设计

  3. 所属分类：专业指导

    • 发布日期：2010-06-12
    • 文件大小：1048576
    • 提供者：mengtian168

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. LED点阵矩阵时钟3216

  2. 16*32点阵数字钟及汉字显示 附：点阵时间显示源程序 //===================================================================================// //*标题:16*32点阵数字钟显示程序 //*说明:时钟信号产生采用DS1302,列采用74HC595驱动(共4个),行驱动采用4-16线译码器74LS154 //*功能:通过动态扫描显示时钟,可显示时,分,秒,日期中的月和日 //*作者:HEY //*日期:20

  3. 所属分类：专业指导

    • 发布日期：2011-04-04
    • 文件大小：1048576
    • 提供者：vipzhangjun

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. 数字钟时钟电路图设计.d

  2. 的,本系统是采用555构成的多协振荡器74LS90芯片组合做成的数子时钟系统.其中用555构成的多协振荡器产生震荡频率,再用74LS 90芯片组合成分频电路对震荡频.

  3. 所属分类：其它

    • 发布日期：2011-07-03
    • 文件大小：489472
    • 提供者：llj_119

  1. 多 功 能 数 字 电 子 钟

  2. 1、 具有以二十四小时计时、显示、整点报时、时间设置和闹钟的功能。2、 设计精度要求为1S。

  3. 所属分类：专业指导

    • 发布日期：2008-06-26
    • 文件大小：295936
    • 提供者：qingci0400

  1. 多功能数字钟

  2. 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路

  3. 所属分类：其它

    • 发布日期：2014-01-10
    • 文件大小：525312
    • 提供者：u010787357

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：130048
    • 提供者：feng1o

  1. verilog HDL经典实例135例

  2. 《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并

  3. 所属分类：嵌入式

    • 发布日期：2009-04-04
    • 文件大小：158720
    • 提供者：ljj0709

  1. AS3933规格书(中文).pdf

  2. S3933 是一个 3 通道低功耗 ASK 接收器， 在使用 15 至 150 kHz 之间的 LF 载波频率的数据信号时， 能 够在检测到并产生唤醒。 AS3933， 3D 低频唤醒接收器是有源 RFID 标签， 实时定位系统， 操作员识别， 访问控制和无线传感器 的理想选择AS3933 图4 AS3933外部源时钟的典型应用图 VCC 区vCC XIN CL_DAT凶 EXT CLOCK 几几 X CUT DAT区 TRANSMITTER 四品E巴 , FPAS3933AXE区 X LF3P

  3. 所属分类：硬件开发

    • 发布日期：2019-10-12
    • 文件大小：2097152
    • 提供者：qq814348773
« 12 3 »