注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字逻辑实验报告.docx

  2. 数字逻辑实验，模5七段译码器显示计数，实现预置，D触发器，可在时钟脉冲来一个上升沿的时候，实现计数加一，并使用七段数字译码器显示

  3. 所属分类：讲义

    • 发布日期：2020-05-07
    • 文件大小：5242880
    • 提供者：weixin_45780338

  1. FPGA实验.docx

  2. 七段显示译码器 8位硬件加法器 七人表决器 巴克码 多功能数字时钟 状态机 verilogHDL语言，全部编译通过，并在实验箱验证过

  3. 所属分类：其它

    • 发布日期：2020-04-28
    • 文件大小：15728640
    • 提供者：qq_43363174

  1. 数字系统实验-电子钟.docx

  2. 使用Quartus II开发、基于VHDL语言实现的电子时钟，在睿智四代AX4010板子上进行验证。实现的功能有：时分秒显示、重置、按键消抖、整点报时。 补充说明： 1.代码可能还不完善，供参考学习使用。 2.顶层连线图中部分连线是采用了“隔空连线”的方法，就是右键管脚直接绑定，这样可以使顶层图连线尽可能少，以减少线的交叉。所以需要读懂每个接口的输入输出。

  3. 所属分类：专业指导

    • 发布日期：2020-01-11
    • 文件大小：517120
    • 提供者：weixin_42455135

  1. 数字时钟实验.docx

  2. 89C51单片机做数字时钟实验，用汇编语言敲的代码。 希望能对每一个熬夜写单片机汇编实验报告的苦命大学生有所帮助，谢谢大家的支持。

  3. 所属分类：硬件开发

    • 发布日期：2020-06-13
    • 文件大小：15360
    • 提供者：qq_41494516

  1. 实验10：数字时钟实验.docx

  2. EDA技术及应用课程相关实验：数字时钟实验

  3. 所属分类：其它

    • 发布日期：2021-03-01
    • 文件大小：40960
    • 提供者：barelank