时钟电路设计，Multisim仿真电路图，实现秒分时星期时钟计数，可校正时间，星期从周一开始，用555定时器完成计数

数字钟由信号发生器“时、分、秒”计数器，译码器及显示器，校时电路和整点报时电路组成。秒信号产生器是整个系统的时基信号，他直接决定计时系统的精度，一般用555或晶振电路构成的振荡器和分频器来实现，将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲，“分计数器”也是60进制的计数器，每累计60分，就会发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数，实现一天24小时的积累。

基于multisim14设计的数字钟设计思路及方案,使用4518及74192三态门以及CMOS门电路实现年、月、日、分钟、时钟、秒钟、星期、日期以及闹钟功能，能够自动识别闰年闰月。