注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 黑魔书 高速数字设计 中文完整版

  2. High-speed Digital Design 【高速数字设计】的中文版 黑魔书 目录 第1章 基础知识 1.1 频率与时间 1.2 时间与距离 1.3 集总与分布系统 1.4 关于3 dB和RMS频率的解释 1.5 4种类型的电抗 1.6 普通电容 1.7 普通电感 1.8 估算衰减时间的更好方法 1.8.1 测量一个响应曲线下的总面积 1.8.2 应用到图1.15中 1.9 互容 1.10 互感 23 第2章 逻辑门电路的高速特性 2.1 一种年代久远的数字技术的发展历史 2.2 功率

  3. 所属分类：C

    • 发布日期：2010-07-03
    • 文件大小：12582912
    • 提供者：zfx523

  1. Spartan 系列 FPGA用户指南中文版

  2. Spartan-3 系列架构由以下五个基本的可编程功能单元组成： • 可配置逻辑模块 (CLB) 包含灵活的查找表 (LUT)，这些查找表用来实现用作触发器或 锁存器的逻辑单元和存储单元。CLB 可以执行多种逻辑功能，并且可以存储数据。 • 输入 / 输出模块 (IOB) 控制器件的 I/O 引脚与内部逻辑之间的数据流。IOB 支持双向数 据流和三态操作。支持多种信号标准，包括若干高性能差分标准。包括双倍数据速率 (DDR) 寄存器。 • Block RAM 提供 18Kb 双端口模块形式的数

  3. 所属分类：嵌入式

    • 发布日期：2011-08-26
    • 文件大小：10485760
    • 提供者：xiaxing1987

  1. ProcessManager（android 进程管理以及优化）

  2. 理论 Android采取了一种有别于Linux的进程管理策略，有别于Linux的在进程活动停止后就结束该进程，Android把这些进程都保留在内存中，直到系统需要更多内存为止。这些保留在内存中的进程通常情况下不会影响整体系统的运行速度，并且当用户再次激活这些进程时，提升了进程的启动速度。 那Android什么时候结束进程？结束哪个进程呢？之前普遍的认识是Android是依据一个名为LRU（last recently used 最近使用过的程序）列表，将程序进行排序，并结束最早的进程。XDA的楼

  3. 所属分类：Android

    • 发布日期：2012-10-16
    • 文件大小：118784
    • 提供者：banketree

  1. 罗斯蒙特 3095 FT 流量变送器说明书.pdf

  2. 罗斯蒙特 3095 FT 流量变送器说明书pdf,罗斯蒙特 3095 FT 流量变送器说明书产品数据表 00813-0106-4015,版本EA 2006年-2007年产品目录 罗斯蒙特3095FT 技术规格 功能特性 测量应用 数据记录 大然气(仅孔板) ·超过AP|MPMs21.1 用户可在1-99分钟之间选择日常记录和变量记录的时间间隔。 差压变送器 事件记录可记录报警、组态变化和影响流量计算的重人事件 极限 ·当记录了七个要求的AP变量时,可对用户选择的过程变量和 代码2:-250至25

  3. 所属分类：其它

    • 发布日期：2019-10-31
    • 文件大小：1048576
    • 提供者：weixin_38743737

  1. 丹纳赫 绝对值编码器产品样本.pdf

  2. 丹纳赫 绝对值编码器产品样本pdf,丹纳赫 绝对值编码器产品样本HENGSTLER 函要 日〓〓 H Hnf 噩三二I 〓〓〓〓〓〓〓〓 国m世y 田即匪Ⅲ田田 卫m国二田1 位于Aan9en市的 Engstler总部 与 Engstler合作的理由 Hengslter总部位于德国西南部的 Laingen更具竞争性 市,靠近 Black Forest-该地区是德国工业先驱和 投资者的聚集地。 本产品目录足以见证我们在编码器领 域中所具有的竞争性-(所有 Engstler产 其中包括 Engstl

  3. 所属分类：其它

    • 发布日期：2019-10-20
    • 文件大小：3145728
    • 提供者：weixin_38743968

  1. UWB定位系统FPGA基带处理设计

  2. 基于到达时间差（TDOA）算法，设计了一个脉冲超宽带（IR-UWB）室内定位系统的原理验证样机。主要介绍传感器捕捉标签发送的IR-UWB窄脉冲，进而测出窄脉冲到达传感器时刻的方法。利用FPGA中数字时钟管理器（DCM）的相移器功能模块（PS）构成延迟锁相环（DLL），测得到达传感器的窄脉冲相对于同步时钟的时刻。原理验证系统定位精度优于40 cm，达到设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：362496
    • 提供者：weixin_38589795

  1. 模拟技术中的基于PCI的数字卫星解调卡驱动程序开发设计与实现

  2. 引言 　　PCI是由Intel公司1991年推出的一种局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能，它为显卡，声卡，网卡，MODEM等设备提供了连接接口，它的工作频率为33MHz/66MHz。 32 位PCI 的数据传输率为133MB／s，扩展后的数据传输峰值速率高达264 MB／s。 　　数字卫星解调卡主要用于接收卫星

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：174080
    • 提供者：weixin_38722317

  1. 电子测量中的在FPGA上建立一个UWB脉冲发生器

  2. 用大多数FPGA都可以实现一个数字UWB（超宽带）脉冲发生器。本设计可以创建一个两倍于FPGA时钟频率的脉冲信号（图1）。以前的设计要采用异步延迟，才能制造出所需频率的脉冲。不过该设计需要一只支持三态上拉的FPGA，如Xilinx公司的Virtex 2（参考文献1）。这种方案亦需要手工布局与布线。今天的FPGA都不支持三态上拉。另外，异步延迟会随温度而变化。本例采用了一种有多时钟相位组合的同步延迟方案。这一设计可以实现于所有类别的FPGA上。 　　本设计中的主要限制因素是DCM（数字时钟管

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：122880
    • 提供者：weixin_38706100

  1. 嵌入式系统/ARM技术中的IDT嵌入式linux时钟管理器

  2. 致力于丰富数字媒体体验、提供的混合信号半导体解决方案供应商 IDT 公司推出新系列嵌入式时钟产品。这些新器件特别适用于嵌入式应用或无法看到和运行一个实时操作系统的任何计算系统。这类系统包括高端打印机、家用路由器、汽车信息娱乐系统、户外通信设备、工业温度级主板、耐用笔记本电脑等。IDT 嵌入式时钟确保至少 5 年生命周期，最长可达 7 年，大大超过了传统 PC 时钟，为 IDT 客户提供了额外的可靠性。     新系列嵌入式时钟支持现在嵌入式应用中使用的各种标准芯片组。IDT 嵌入式时钟为今天使用

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：100352
    • 提供者：weixin_38750861

  1. FPGA设计中的时序问题的探讨

  2. 耗费数月精力做出的设计却无法满足时序要求，这确实非常令人伤心。然而，试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神。找到并确定时序约束本身通常也是非常令人头痛的问题。 　　时序问题的恼人之处在于没有哪种方法能够解决所有类型的问题。由于客户对于和现场应用工程师共享源代码通常非常敏感，因此我们通常都是通过将工具的潜力发挥到极致来帮助客户解决其时序问题。当然好消息就是通过这种方法以及优化RTL代码，可以解决大多数时序问题。 　　但在深入探讨之前，我们首先需要对时序问题进行一点基本分析

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：261120
    • 提供者：weixin_38660918

  1. UWB定位系统FPGA基带处理设计

  2. 基于到达时间差（TDOA）算法，设计了一个脉冲超宽带（IR-UWB）室内定位系统的原理验证样机。主要介绍传感器捕捉标签发送的IR-UWB窄脉冲，进而测出窄脉冲到达传感器时刻的方法。利用FPGA中数字时钟管理器（DCM）的相移器功能模块（PS）构成延迟锁相环（DLL），测得到达传感器的窄脉冲相对于同步时钟的时刻。原理验证系统定位精度优于40 cm，达到设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：363520
    • 提供者：weixin_38558246

  1. EDA/PLD中的Spartan-3器件结构描述

  2. Spartan-3的逻辑结构和布局如图所示。 　　图 Spartan-3的逻辑结构和布局 　　从图中可以直观地看出，Spartan-3主要由可配置逻辑块(Configurable Logic Blocks，CLB)、可编程输入／输出模块(InputiOutput Blocks，IOB)、数字时钟管理器(Digital Clock Manager，DOM)、块存储器(Block RAM)及乘法器模块(Multiplier)等基本模块构成。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：84992
    • 提供者：weixin_38709511

  1. 数字时钟管理器

  2. Spartan-3、Spartan-3E、Spartan-3A和Spartan-3AN器件都提供了高性能的数字时钟管理器(Digital Cloak Manager，DOM)，它是基于Xilinx的其他系列器件所采用的数字延迟锁相环(DelayLocked Loop，DLL)模块。在时钟的管理与控制方面，DOM与DLL相比功能更强大，使用更灵活。DCM的功能包括消除时钟的延时、频率的合成及时钟相位的调整等系统方面的需求。 　　由于DOM把高性能的时钟直接整合到FPGA全局时钟分配网络，因此DC

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：109568
    • 提供者：weixin_38696877

  1. Maxim实时时钟DS1372内置二进制计数器

  2. Maxim Integrated Products(美信)推出DS1372实时时钟(RTC)，内置二进制计数器和唯一64位序列号，可用于数字数据应用。数字版权管理(DRM)软件要求在文件下载时记录修改时间，并且具有唯一的序列号用于认证操作人员。DS1372内置的二进制计数器和唯一的64位序列号不仅仅满足DRM的要求，还使设计人员可以减少系统元件数并采用廉价的处理器。该RTC集成这一系列功能在8引脚μSOP封装内，理想用于MP3/MP4/PMP播放器、个人录像机(PVR)、数码相机以及电子收款机(

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：60416
    • 提供者：weixin_38500222

  1. Maxim推出DS1372实时时钟

  2. Maxim推出DS1372实时时钟(RTC)，内置二进制计数器和唯一64位序列号，可用于数字数据应用。数字版权管理(DRM)软件要求在文件下载时记录修改时间，并且具有唯一的序列号用于认证操作人员。DS1372内置的二进制计数器和唯一的64位序列号不仅仅满足DRM的要求，还使设计人员可以减少系统元件数并采用廉价的处理器。该RTC集成这一系列功能在8引脚µSOP封装内，理想用于MP3/MP4/PMP播放器、个人录像机(PVR)、数码相机以及电子收款机(POS)终端。 　　DS1372二进制计数器可

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：66560
    • 提供者：weixin_38747126

  1. Windows桌面小部件管理工具-Rainmeter

  2. Rainmeter是一个用于添加Windows桌面部件的软件，合适的配置文件加载到Rainmeter中，便可以实现不一样的桌面效果，例如桌面数字时钟、硬件状态UI等。

  3. 所属分类：桌面系统

    • 发布日期：2021-01-01
    • 文件大小：2097152
    • 提供者：qq_38861828

  1. 在FPGA上建立一个UWB脉冲发生器

  2. 用大多数FPGA都可以实现一个数字UWB（超宽带）脉冲发生器。本设计可以创建一个两倍于FPGA时钟频率的脉冲信号（图1）。以前的设计要采用异步延迟，才能制造出所需频率的脉冲。不过该设计需要一只支持三态上拉的FPGA，如Xilinx公司的Virtex 2（参考文献1）。这种方案亦需要手工布局与布线。今天的FPGA都不支持三态上拉。另外，异步延迟会随温度而变化。本例采用了一种有多时钟相位组合的同步延迟方案。这一设计可以实现于所有类别的FPGA上。 　　本设计中的主要限制因素是DCM（数字时钟管

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：141312
    • 提供者：weixin_38719719

  1. 基于PCI的数字卫星解调卡驱动程序开发设计与实现

  2. 引言 　　PCI是由Intel公司1991年推出的一种局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能，它为显卡，声卡，网卡，MODEM等设备提供了连接接口，它的工作频率为33MHz/66MHz。 32 位PCI 的数据传输率为133MB／s，扩展后的数据传输峰值速率高达264 MB／s。 　　数字卫星解调卡主要用于接收卫星发来

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：199680
    • 提供者：weixin_38565801

  1. Spartan-3器件结构描述

  2. Spartan-3的逻辑结构和布局如图所示。 　　图 Spartan-3的逻辑结构和布局 　　从图中可以直观地看出，Spartan-3主要由可配置逻辑块(Configurable Logic Blocks，CLB)、可编程输入／输出模块(InputiOutput Blocks，IOB)、数字时钟管理器(Digital Clock Manager，DOM)、块存储器(Block RAM)及乘法器模块(Multiplier)等基本模块构成。　　  :

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：120832
    • 提供者：weixin_38705252

  1. IDT嵌入式linux时钟管理器

  2. 致力于丰富数字媒体体验、提供的混合信号半导体解决方案供应商 IDT 公司推出新系列嵌入式时钟产品。这些新器件特别适用于嵌入式应用或无法看到和运行一个实时操作系统的任何计算系统。这类系统包括高端打印机、家用路由器、汽车信息娱乐系统、户外通信设备、工业温度级主板、耐用笔记本电脑等。IDT 嵌入式时钟确保至少 5 年生命周期，长可达 7 年，大大超过了传统 PC 时钟，为 IDT 客户提供了额外的可靠性。     新系列嵌入式时钟支持现在嵌入式应用中使用的各种标准芯片组。IDT 嵌入式时钟为今天使用标

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：115712
    • 提供者：weixin_38735182
« 12 3 4 5 6 7 8 9 10 ... 16 »