注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字电子技术课程设计（时钟制作）

  2. 完整的数字电子技术课设（时钟制作） 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

  3. 所属分类：专业指导

    • 发布日期：2009-11-18
    • 文件大小：2097152
    • 提供者：huangkexing

  1. 数字逻辑课程设计（数字钟的设计）

  2. 任务和要求：系统具有显示时、分、秒的功能；系统具有较时功能；系统具有整点报时功能。 1)时钟计数： 秒——60进制BCD码计数； 分钟——60进制BCD码计数; 时——24进制BCD码计数。 2）通过使能控制端使整个计数器有清零、调时、调分功能； 3）蜂鸣器在整点时有报警驱动信号产生。

  3. 所属分类：专业指导

    • 发布日期：2010-01-03
    • 文件大小：93184
    • 提供者：liulele101

  1. 数字逻辑课程设计 时钟。。拥有闹铃，整点报时和日历功能

  2. 纯VHDL文件 拥有闹铃 整点报时 日历 使用方法（打开文件shizhong.gdf文件编译即可（本人使用maxplus））

  3. 所属分类：专业指导

    • 发布日期：2010-03-13
    • 文件大小：1048576
    • 提供者：chongzi1031

  1. 数字逻辑课程设计 时钟（修订）

  2. 纯VHDL文件 拥有闹铃 整点报时 日历 使用方法（打开文件shizhong.gdf文件编译即可（本人使用maxplus））

  3. 所属分类：专业指导

    • 发布日期：2010-06-13
    • 文件大小：590848
    • 提供者：chongzi1031

  1. 多路彩灯控制器（8路的额）

  2. 由两个555构成两个时钟电路，由模十六计数器和组合逻辑门构成四种码产生电路，由双D触发器和数据选择器构成开关电路，由移位寄存器和八个彩灯构成输出电路，一个时钟控制模十六计数器和移位寄存器，另一个时钟控制双D触发器

  3. 所属分类：专业指导

    • 发布日期：2010-12-29
    • 文件大小：310272
    • 提供者：liyinyin0811

  1. 多功能数字时钟课程设计报告

  2. 多功能数字时钟课程设计报告,设计目的： 熟悉数字逻辑设计的基本概念和原理。 掌握计数器、定时器等逻辑芯片的工作原理及应用设计。 熟悉数字逻辑集成芯片的外围电路设计与使用。 设计任务及要求： 设计一个数字电子钟，具体要求如下： （1）准确计时，以数字形式显示时、分、秒的时间； （2）有校正时间功能； （3）整点报时。 内容详细，有原理图，物超所值！！！！！！！！！！！！！

  3. 所属分类：嵌入式

    • 发布日期：2011-01-04
    • 文件大小：399360
    • 提供者：no1wudi2010

  1. 多功能时钟设计（数字逻辑课程设计）

  2. 1.1课程设计任务及要求 1．具有时、分、秒计时功能。可以设置计时开始的时间； 2．画出设计的流程图（各功能模块）、波形仿真图； 3．主要的数据结构、完成本课程设计所用方法及其原理的简要说明； 4．编写设计报告，写出全过程，附上有关资料和图纸，有心得体会；

  3. 所属分类：专业指导

    • 发布日期：2011-06-30
    • 文件大小：893952
    • 提供者：cenjiayi521

  1. VHDL数字时钟设计（可用）

  2. 个人数字逻辑课程设计作品，全部编译通过在实验板上可行，传上来分享一下，希望对大家有帮助。

  3. 所属分类：嵌入式

    • 发布日期：2011-07-10
    • 文件大小：1048576
    • 提供者：chana0322

  1. 数字逻辑课程设计（数字钟 三人表决器 “101”序列检测器）

  2. 本人设计一个数字时钟，主要用来实现00～59的秒、分六十进制计数器， 00～23的小时二十四进制计数器，整点报时，置数，清零以及数码管显示等功能。 本人设计一个运算单元，主要用来实现三人多数表决，当三个人中通过的人数比不通过的人数多时，则通过，反之，你不通过。 本人设计一个状态机，主要用来检测所输入的序列中是否有“101”序列，设置不同的状态，输入不同的信号，从而得出次态和输出。

  3. 所属分类：嵌入式

    • 发布日期：2011-07-31
    • 文件大小：217088
    • 提供者：petters

  1. 数字时钟课程设计报告

  2. 石英晶体振荡器产生的高频信号送到分频器，分频电路将高频信号分成1Hz的方波基准信号。秒脉冲发生器产生频率稳定性很高的秒脉冲，秒脉冲被送到六十进制秒计数器计数，将计数结果送至秒的个位和秒的十位的译码器，译码结果分别由两个七段数码管以十进制数形式显示出来。当秒六十进制计数器累计到第59秒时，若再来一个秒脉冲信号，秒十位计数器的清零信号就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数脉冲又被送到分六十进制计数器的个位计数，经译码电路译码后，数码管将显示相应的分数。当计数满5

  3. 所属分类：嵌入式

    • 发布日期：2012-06-19
    • 文件大小：1048576
    • 提供者：chu_9173

  1. 电工课程设计（数字时钟）

  2. 一、设计基本要求、设计目的 随着现代电子技术的发展，人们正处于一个信息时代，现代信息的存储、处理和传输越来越趋于数字化，数字逻辑几乎应用于每一电子设备或电子系统中。掌握基数字电路技术基础，已成为当代工科大学生的基本要求。

  3. 所属分类：专业指导

    • 发布日期：2015-10-29
    • 文件大小：987136
    • 提供者：gy735365065

  1. 数字逻辑课程设计-数字时钟（月日时分秒）

  2. 数字逻辑课程设计-数字时钟 课程设计的三个简单要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。 3、可手动校正时、分时间和日期值。 这次课程设计使用到的软件为Proteus 8 Professional，version:8.3。

  3. 所属分类：硬件开发

    • 发布日期：2017-02-21
    • 文件大小：39936
    • 提供者：wustacm

  1. 数字时钟（数字逻辑）

  2. 数字逻辑课程设计-数字时钟 课程设计的三个简单要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 2、由电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。 3、可手动校正时、分时间和日期值。 这次课程设计使用到的软件为Proteus 8 Professional

  3. 所属分类：专业指导

    • 发布日期：2017-10-21
    • 文件大小：193536
    • 提供者：abc15926321716

  1. 数字逻辑三路抢答器课程设计报告

  2. 设计一个数字抢答器系统，该系统适用竞赛等活动中，能准确的显示抢答内容和抢答结果。这个系统主要由译码器、锁存器和脉冲信号发生器部分组成。主持人[X]有一个清零按钮。清零后，显示器清零，抢答开始。三组参赛者分别为：1、2、3组。每组有一个抢答按钮。抢答时，第一时间抢答别符号被显示器L显示。若同时有两组或两组以上抢答，则所有的抢答信号无效，显示器L显示0字符。 在本设计中，第一抢答信号的鉴别和锁存功能由四D触发器FF1 74LS175、三3输入与非门G1、G2、四2输入与门G3和一个由555多谐振荡

  3. 所属分类：专业指导

    • 发布日期：2008-12-19
    • 文件大小：634880
    • 提供者：hyjjjhyj

  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (1/3)

  2. 第一部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition （数字集成电路——电路、系统与设计） 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章，分为三个部分：基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后，深入分析了数字设计的核心——反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统

  3. 所属分类：嵌入式

    • 发布日期：2009-02-09
    • 文件大小：14680064
    • 提供者：u011242089

  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (2/3)

  2. 第二部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition （数字集成电路——电路、系统与设计） 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章，分为三个部分：基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后，深入分析了数字设计的核心——反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统

  3. 所属分类：嵌入式

    • 发布日期：2009-02-09
    • 文件大小：14680064
    • 提供者：u011242089

  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (3/3)

  2. 第三部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition （数字集成电路——电路、系统与设计） 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章，分为三个部分：基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后，深入分析了数字设计的核心——反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统

  3. 所属分类：嵌入式

    • 发布日期：2009-02-09
    • 文件大小：11534336
    • 提供者：otman1980

  1. Digital Integrated Circuits: A Design Perspective 中文版 共3部分 (2/3)

  2. 第二部分/共3部分 中文版 Digital Integrated Circuits A Design Perspective Second Edition （数字集成电路——电路、系统与设计） 本书由美国加州大学伯克利分校Jan M. Rabaey教授撰写。全书共12章，分为三个部分：基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要介绍之后，深入分析了数字设计的核心——反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统的

  3. 所属分类：嵌入式

    • 发布日期：2018-12-14
    • 文件大小：14680064
    • 提供者：piaoen2

  1. 数字逻辑课程设计——电子钟（含整个工程项目+实验报告）

  2. 设计一个多功能数字时钟，具有以下几个功能： 2.1 记时、记分、记秒 计秒:1hz计数脉冲，0-59循环计数，计数到59时产生进位信号。 计分：以秒计数器进位信号作为分计数脉冲，0-59循环计数，59时产生进位。 计时：以分计数器进位信号作为时计数脉冲，0-23循环计数，23时清零。 2.2 校时、校分、秒清0 利用按键开关快速调整时间:时、分 按下时键，时位迅速递增，满23清0； 按下分键，分位迅速递增，满59清0； 按reset键，将时分秒进行清0。 消抖功能 ：一次按键时的弹跳现象，通常

  3. 所属分类：软件测试

    • 发布日期：2019-04-12
    • 文件大小：1048576
    • 提供者：weixin_43240487

  1. 数字逻辑电路课程设计之数字电子时钟

  2. （1） 时钟功能: 采用数码管显示累计时间，以24小时为周期。 （2） 校时功能: 能快速校准“ 时”、“分”、“ 秒”的功能。 （3） 整时报时功能: 具体要求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1 000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。 （4） 计时准确: 每天计时误差不超过10 s。

  3. 所属分类：硬件开发

    • 发布日期：2020-11-06
    • 文件大小：32768
    • 提供者：qq_43363174