注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于eda数字时钟设计

  2. 基于EDA的数字时钟设计，很好的源代码，已经经过调试了，可以直接运行。

  3. 所属分类：专业指导

    • 发布日期：2009-06-14
    • 文件大小：181248
    • 提供者：qxqx88

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：278528
    • 提供者：yueh5

  1. EDA技术与VHDL 电子时钟课程设计报告

  2. 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。电路通过使用数字元件，采用三个计数器来构成完成二十四小时的数字钟设计，并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外，使能端和复位端控制信号用来控制电路，使得该电路可以完成保持、清零、预置时间、等一系列的功能。

  3. 所属分类：专业指导

    • 发布日期：2010-01-04
    • 文件大小：660480
    • 提供者：nemolei

  1. 数字逻辑电路的设计报告

  2. 数字逻辑电路的设计报告 VHDL语言 EDA技术前景及发展 时钟设计 有触发器设计

  3. 所属分类：专业指导

    • 发布日期：2010-01-13
    • 文件大小：1048576
    • 提供者：zhaoyongxin2008

  1. EDA数字时钟设计报告

  2. 1、以数字形式显示时、分、秒的时间； 2、能够手动校时、校分； 3、时与分显示之间的小数点常亮； 4、具有定时与闹钟功能，能在设定的时间发出闹铃音。

  3. 所属分类：专业指导

    • 发布日期：2011-01-06
    • 文件大小：1048576
    • 提供者：llpin2010

  1. EDA数字时钟设计报告

  2. 完整的EDA数字时钟设计，包括时间显示，万年历显示，星期显示，并且可以调整时间和年月日。提供了各个模块的电路图，内容详尽！

  3. 所属分类：专业指导

    • 发布日期：2011-02-26
    • 文件大小：329728
    • 提供者：dearothyvan

  1. 简易数字时钟的设计vhdl

  2. ①设计一个具有时、分、秒计时，6位时钟显示电路； ②该计时电路为24小时计时制。 实验报告的形式

  3. 所属分类：数据库

    • 发布日期：2011-05-26
    • 文件大小：249856
    • 提供者：qianjunbb

  1. EDA 数字时钟实验设计报告

  2. 用VHDL语言设计数字时钟电路， 1、正常的显示时、分、秒计时功能。 2、可引入秒脉冲进行校时、校分，并可用RESET信号给秒清零。 3、实现整点报时，当计时器道59分50秒开始鸣响，四声低声，一声高声。

  3. 所属分类：专业指导

    • 发布日期：2011-07-04
    • 文件大小：48128
    • 提供者：liviolina

  1. EDA实验报告—数字时钟设计

  2. 一份完整的EDA实验报告——数字时钟设计，含源代码（VHDL语言）。中南大学的同学下载后可以直接使用。

  3. 所属分类：硬件开发

    • 发布日期：2011-07-04
    • 文件大小：227328
    • 提供者：happyhjun

  1. 数字时钟接口设计

  2. EDA的课程设计实例 使用vhdl语言编程 有程序 有效果图 有完整的总结归纳 绝对执行的程序

  3. 所属分类：专业指导

    • 发布日期：2011-10-22
    • 文件大小：177152
    • 提供者：tomatopenguin

  1. 数字时钟EDA

  2. 数字时钟eda仿真设计报告 内容很详细的

  3. 所属分类：硬件开发

    • 发布日期：2012-05-22
    • 文件大小：457728
    • 提供者：demonprime

  1. EDA数字时钟设计报告

  2. 用Quartus软件设计基本数字时钟和Verilog HDL设计扩充功能的全过程

  3. 所属分类：嵌入式

    • 发布日期：2012-06-12
    • 文件大小：1048576
    • 提供者：jiangziya123

  1. EDA技术实验报告（多个实验）

  2. EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计，以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码，结构原理图，波形仿真图。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-24
    • 文件大小：651264
    • 提供者：ning_dashuai

  1. EDA实验报告

  2. 关于EDA数字时钟的设计，可以应用，已经亲自试验过了，大家可以放心下载

  3. 所属分类：Java

    • 发布日期：2014-04-11
    • 文件大小：50176
    • 提供者：u014664053

  1. EDA课程设计报告(数字电子时钟)

  2. EDA技术在硬件实现方面融合了大规模集成电路制造技术，IC版图设计技术、ASIC测 试与封装技术、FPGA /CPLD编程下载技术、自动检测技术等；EDA技术为现代电子理论和设计的表达与实现提供了可能性。在现代技术的所有领域中，纵观许多得以飞速发展的科学技术，多为计算机辅助设计，而非自动化设计。显然，最早进入设计自动化的技术领域之一是电子技术，这就是为什么电子技术始终处于所有科学技术发展最前列的原因之一。不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，应该是一门综合性学科。它融合

  3. 所属分类：讲义

    • 发布日期：2017-12-29
    • 文件大小：321536
    • 提供者：love__remember

  1. 基于EDA数字钟设计报告

  2. 1题目分析 1.1 设计要求（数字钟的功能） （1）具有秒、分、时技术显示功能，且以24小时循环计时； （2）具有清零功，且能调时、调分； （3）具有整点报警功能，并且在报警过程中能中断报警。 根据以上功能要求，可设计以下的功能方块图: 1.2功能要求分析 根据以上数字钟的功能要求，需要完成以下几个部分: (1)时钟模块：由试验箱内部时钟提供，对计数器提供计数时钟信号； (2)秒钟模块：对秒进行60进制循环计数，并向分钟产生进位，同时具有调分功能； (3)分钟模块：对分进行60进制循环计数，并

  3. 所属分类：其它

    • 发布日期：2008-12-23
    • 文件大小：2097152
    • 提供者：dongxiaoyao

  1. 基于VHDL的数字时钟源程序+详细设计报告

  2. 数码管显示的一个数字时钟，具有按秒走时功能，能够分别显示小时（2位24小时）、分种秒的功能，以及整点报警功能。要求走时精度不小于±1秒/月。增加时间调整功能模式，在此模式下能分别预置时分秒的数值 美观、清晰、人性化的屏幕设计方案。 内含详细设计报告，并附有系统GDF图标，以及操作流程说明。 总之很详细，只要是学过一点点EDA的都会，都看懂。

  3. 所属分类：专业指导

    • 发布日期：2009-01-02
    • 文件大小：271360
    • 提供者：u012178747

  1. 关于数字时钟的eda课程设计

  2. 希望对大家有用，主要是描述eda课程设计报告的一般形式

  3. 所属分类：专业指导

    • 发布日期：2009-01-09
    • 文件大小：125952
    • 提供者：fengsheng0506

  1. EDA课程报告（可变速时钟）

  2. 运用FPGA设计三种速度的时钟，用按键控制速度可变速数字 时钟，首先要实现数码管的显示功能，即数码管的段选和位选，还有译码；接下 来因为是变速时钟，需要三种不同的时钟信号，同时数码管的扫描显示需要一个 时钟信号，还有按键信号的取样也需要一个时钟信号，所以总共需要 5 种不同的 时钟信号，分频五次；又因为是 24 小时制，所以当秒为 59 时，分加 1，同时秒 置为 0；当秒为 59 ，分为 59 时，小时加 1，同时秒，分置为 0；当秒为 59 ， 分为 59，小时为 23 时，秒，分，时都置

  3. 所属分类：嵌入式

    • 发布日期：2018-05-29
    • 文件大小：329728
    • 提供者：yin_bu_feng

  1. 数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现

  2. 利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对 0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒，超过该时间能够进行报警。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。

  3. 所属分类：专业指导

    • 发布日期：2018-07-02
    • 文件大小：8192
    • 提供者：qq_42334628
« 12 »