您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. Visual C++实践与提高-COM和COM+篇『PDF』

  2. 因文件超过20M不能上传,所以拆分为两个文件分次上传 第1章 COM背景知识 1.1 COM的起源 1.1.1 软件业面临的挑战 1.1.2 传统解决方案 1.1.3 面向对象程序设计方法 1.1.4 最终解决方案:组件软件 1.1.5 面向对象的组件模型——COM 1.2 COM的发展历程 1.2.1 COM以前的对象技术:DDE、OLE 1、VBX控件 1.2.2 COM首次亮相:OLE2 1.2.3 Microsoft拥抱Internet:ActiveX 1.2.4 更多的新名词:Win
  3. 所属分类:C++

    • 发布日期:2009-05-22
    • 文件大小:14680064
    • 提供者:szyyjzy
  1. 南京航空航天大学 硕士学位论文 纸币币种与币值识别系统的研究

  2. 摘要 目前,在许多国家和地区市面上同时流通多种货币。商场、银行等流通领域必然面临纸币币种与币值的识别工作。本课题针对世界范围内影响力最大的三种纸币即人民币、美元和欧元,展开了纸币币种与币值识别系统的研究。 图像预处理是纸币识别系统的必要工作。纸币图像的预处理过程,包括纸币图像去噪、灰度化、图像分割、图像的校正等主要步骤。本文系统的研究了四种图像分割算法,即双峰法、迭代算法、最大类间方差法和最大熵阈值法,并分别给出经上述四种算法处理后的图像分割效果图。 根据纸币序列号的位数以及在纸币中所处的位置
  3. 所属分类:其它

    • 发布日期:2009-08-27
    • 文件大小:629760
    • 提供者:zengcan
  1. 八皇后问题 c实现 mips实现

  2. 使用工具:MARS 1.计算的规则和任务 国际象棋中的皇后可以吃掉与它在同一行、同一列、同一对角线上的棋子。 八皇后问题,即在8×8 的国际象棋棋盘上放置8 个皇后,要求任意两个皇后不能 在同一行、同一列或同一条对角线上。求出如此放置方法的种数。 一种解决问题的思路是一行放置皇后,如果当前放置的皇后与前面的皇后不 存在冲突时,则继续摆下一个皇后,否则跳到上一个皇后,重新摆置。
  3. 所属分类:硬件开发

    • 发布日期:2012-05-09
    • 文件大小:146432
    • 提供者:vanji91
  1. 如何学好数字信号处理课程.docx

  2. 《数字信号处理》是相关专业本科生培养中,继《信号与系统》、《通信原理》、《数字逻辑》等课程之后的一门专业技术课。数字信号处理的英文缩写是 DSP ,包括两重含义:数字信号处理技术( Digital Signal Processing )和数字信号处理器( Digital Signal Processor )。目前我们对本科生开设的数字信号处理课程大多侧重在处理技术方面,由于课时安排和其他一些原因,通常的特点是注重理论推导而忽略具体实现技术的介绍。最后导致的结果就是学生在学习了数字信号处理课程之
  3. 所属分类:电信

    • 发布日期:2013-02-23
    • 文件大小:18432
    • 提供者:wmyan2010
  1. 帧同步器设计

  2. 清华大学电子工程系,数字逻辑与处理器基础实验,帧同步器设计,基于Xilinx
  3. 所属分类:电子商务

    • 发布日期:2014-07-01
    • 文件大小:871424
    • 提供者:u012294618
  1. 全数字化交流伺服控制系统的研究与设计

  2. 绍了一种基于DSP(数字信号处理器)+CPLD(复杂可编程逻辑器件)伺服控制系统。根据伺服电机的特殊要求及TI DSP控制器TMS320F2810的结构,详细阐述了控制策略和软件设计。在硬件逻辑电路设计中,运用ALTERA可编程逻辑器件EPM7128完成各种数字逻辑功能,提高了系统整体的抗干扰性能和保密性。验证结果表明,系统的硬件和软件设计合理,具有良好的伺服性能,可靠性高。
  3. 所属分类:硬件开发

    • 发布日期:2014-08-07
    • 文件大小:160768
    • 提供者:nishimulan
  1. 数字逻辑与处理器实验——MIPS处理器设计

  2. 清华大学 电子系 数字逻辑与处理器实验:MIPS处理器设计
  3. 所属分类:专业指导

    • 发布日期:2015-09-08
    • 文件大小:10485760
    • 提供者:tongt11
  1. 数字逻辑与处理器

  2. 想学处理器,一定要看的书籍
  3. 所属分类:硬件开发

    • 发布日期:2016-12-25
    • 文件大小:5242880
    • 提供者:wxp20102010
  1. 实现归并排序的汇编语言程序

  2. 数字逻辑与处理器大作业,通过汇编语言实现从文档中读入并且归并排序,写入文档的操作
  3. 所属分类:其它

    • 发布日期:2018-09-02
    • 文件大小:4096
    • 提供者:weixin_39541714
  1. 利用汇编语言实现快速排序

  2. 数字逻辑与处理器大作业,通过汇编实现文件读入,快速排序,再写到文件中
  3. 所属分类:其它

    • 发布日期:2018-09-02
    • 文件大小:2048
    • 提供者:weixin_39541714
  1. 利用汇编语言实现快速排序,汇编语言排序算法

  2. 利用汇编语言实现快速排序,汇编语言排序算法。 数字逻辑与处理器大作业,通过汇编实现文件读入,快速排序,再写到文件中 汇编 快排 数逻
  3. 所属分类:其它

    • 发布日期:2019-05-05
    • 文件大小:104448
    • 提供者:nui111
  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候, Altera 还叫 Altera, 还没有加入 Intel 的大家庭, Xilinx 的 ZYNQ 也才刚刚开始有人探索, Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛,软核变硬核,性能翻几番。 那个时候,能出一本认认真真讲 FPGA 设计的 书, 会得到非常高的评价。 而我,则由于工作变动, 中间拖沓了半年,当半年后再来准备动 笔时,才恍然领悟到, Altera 即将成为 Intel 的可编程事业部, 基于嵌入式硬核的 S
  3. 所属分类:硬件开发

    • 发布日期:2019-09-03
    • 文件大小:16777216
    • 提供者:qq_30307853
  1. 射频识别芯片设计中时钟树功耗的优化与实现

  2. 在RFID芯片中的功耗主要有模拟射频前端电路,存储器,数字逻辑三部分,而在数字逻辑电路中时钟树上的功耗会占逻辑功耗不小的部分。本文着重从降低数字逻辑时钟树功耗方面阐述了一款基于ISO18000-6 TypeC协议的UHF RFID标签基带处理器的的优化和实现。
  3. 所属分类:其它

    • 发布日期:2020-08-29
    • 文件大小:249856
    • 提供者:weixin_38614377
  1. 电子测量中的一种提高遥测信号处理器测试性方法

  2. 可测试性定义为:产品能及时准确地确定其状态,隔离其内部故障的设计特性,以提高产品可测试性为目的而进行的设计被称为可测试性设计。可测试性是同可靠性、维修性相并列的一门新型学科,其发展和应用对于提高产品的质量,降低产品的全寿命周期费用具有重要意义。随着集成电路设计方法与工艺技术的不断进步,集成电路的可测性已经成为提高产品可靠性和成品率的重要因素。文中针对遥测产品中信号处理器的设计原理,通过增加BIT以提高信号处理器的测试覆盖率。     1 信号处理器简介     硬件电路软件化是电路设计的发展
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:240640
    • 提供者:weixin_38602563
  1. 单片机与DSP中的智能传感器信号处理(上)

  2. 智能传感器信号处理的概念   传感器是用于检测、监视和响应(如有需要)温度、压力、湿度和运动等物理参数的器件。它们是许多实际系统不可或缺的组件,在工业、消费电子、汽车、医疗和军事方面应用非常广泛。过去,从传感器获取的数据被直接发送到中央单元,然后中央单元可能会使用分立式硬件或数字逻辑对传感器数据执行后处理或显示。随着8位单片机(MCU)等嵌入式处理器解决方案的出现,将程序固定的中央硬件替换为可通过编程来执行应用所需特定任务的MCU所带来的优势愈加明显。但是,8位MCU只能执行计算密集度不大的系
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:166912
    • 提供者:weixin_38664989
  1. EDA/PLD中的利用FPGA和CPLD数字逻辑实现ADC

  2. 数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外,FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(RC)电路和一些FPGA或CPLD的数字逻辑单元实现共模功能,从而构建模数转换器(ADC)。   与数字逻辑相连接时,ADC是一种常用的模拟功能块,例如,FPGA或CPLD连接至模拟传感器的现实世界时,ADC是不可或缺的。本文将阐述采用莱迪思半导体公司的参考设计和演示板来实现低频率(DC至1K H
  3. 所属分类:其它

    • 发布日期:2020-11-07
    • 文件大小:279552
    • 提供者:weixin_38744557
  1. 单片机与DSP中的数字信号控制器是一种SoC创新

  2. 随着人们对传感器接口在功能性、连通性及数学运算方面的要求越来越高,16位数字信号控制器(DSC)正在成为众多基于传感器的系统和智能传感器的一种理想架构。诸如RTOS、TCP/IP及预打包DSP算法等软件工具的使用,将进一步提高这种架构在各种传感器应用中的可用性。   传感器是用来检测并监视温度、压力、湿度及运动等物理参数并对其进行响应(如果需要的话)的装置。传统上,从传感器上获得的数据先被直接送往一个中央单元,然后再由该单元利用分立硬件元器件或数字逻辑来对这些数据进行后端处理或显示。随着8位
  3. 所属分类:其它

    • 发布日期:2020-11-30
    • 文件大小:135168
    • 提供者:weixin_38705014
  1. 多周期处理器:从头开始的16位定制多周期CPU-源码

  2. 关于 对于这个项目,我设计了一个16位多周期处理器的数据路径和控制器单元。 它的指令集体系结构包含以下操作的指令:直接寻址加载,立即寻址加载,存储,无条件分支,带链接的分支,分支间接,带链接的间接分支,零分支,非零分支,进位分支设置,分支是否进位清除,向右旋转,向左旋转,算术右移,逻辑右移,逻辑左移,加法,减法,逻辑与,逻辑或,逻辑异或,清除。 我通过微程序验证了它的操作,该微程序计算1字节数字的2的补码,计算数组的总和,并确定1字节数字的均匀度/奇数。 执照 该项目已获得MIT许可。 检查文件
  3. 所属分类:其它

    • 发布日期:2021-02-15
    • 文件大小:29696
    • 提供者:weixin_42127835
  1. 一种提高遥测信号处理器测试性方法

  2. 可测试性定义为:产品能及时准确地确定其状态,隔离其内部故障的设计特性,以提高产品可测试性为目的而进行的设计被称为可测试性设计。可测试性是同可靠性、维修性相并列的一门新型学科,其发展和应用对于提高产品的质量,降低产品的全寿命周期费用具有重要意义。随着集成电路设计方法与工艺技术的不断进步,集成电路的可测性已经成为提高产品可靠性和成品率的重要因素。文中针对遥测产品中信号处理器的设计原理,通过增加BIT以提高信号处理器的测试覆盖率。     1 信号处理器简介     硬件电路软件化是电路设计的发展
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:352256
    • 提供者:weixin_38566180
  1. 利用FPGA和CPLD数字逻辑实现ADC

  2. 数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外,FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(RC)电路和一些FPGA或CPLD的数字逻辑单元实现共模功能,从而构建模数转换器(ADC)。   与数字逻辑相连接时,ADC是一种常用的模拟功能块,例如,FPGA或CPLD连接至模拟传感器的现实世界时,ADC是不可或缺的。本文将阐述采用莱迪思半导体公司的参考设计和演示板来实现低频率(DC至1K H
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:395264
    • 提供者:weixin_38701640
« 12 3 4 5 6 7 8 9 10 ... 17 »