数字逻辑实验，模5七段译码器显示计数，实现预置，D触发器，可在时钟脉冲来一个上升沿的时候，实现计数加一，并使用七段数字译码器显示

合肥工业大学通信工程专业的实验报告，内容详细。 一、实验目的 二、实验所用器件和仪表 三、实验内容 四、实验预习要求（有真值表，逻辑关系接线图） 五、注意事项（包含实验体会） 六、实验结果 基 本 实 验 实验一 基本逻辑门 一、实验目的 1．测试TTL的与门、或门、非门、与非门、或非门和异或门的逻辑功能。 2．熟悉TTL小规模集成电路的外型、管脚和使用方法。 3．掌握三态门逻辑功能和使用方法。 4．掌握用三态门构成总线的特点和方法。 5．学会用示波器测量简单的

一、实验目的 1、熟悉基本RS触发器和可控RS触发器功能； 2、熟悉集成的D触发器、JK触发器的功能； 3、初步应用D触发器和JK触发器实现简单功能电路。 二、实验内容及步骤 （一）构建一个由与非门构成的基本RS触发器，如图1所示。用该电路进行仿真： 1、在Rd和Sd端分别加入数字信号激励，可选择“激励源” 中的“DPATTERN”（数字模式信号发生器）。在“DPATTERN”对话框中进行设置，使Rd,Sd能出现各种组合情况（00/01/10/11）。仿真时，观察各调试探针变化情况。截取仿真中各

一、实验目的 1、熟悉仿真软件Proteus的应用方法； 2、熟悉TTL基本门电路的功能； 3、熟悉中规模集成电路芯片74LS148、74LS138、74LS48、74151的功能； 4、掌握组合逻辑电路分析的一般方法； 5、掌握组合逻辑电路设计的一般方法，能应用集成电路芯片74LS138、74151等进行组合逻辑电路设计。 二、实验内容及步骤 （一）熟悉仿真软件Proteus，对TTL基本门电路（与门、或门、非门、与非门、或非门、异或门、与或非门）进行功能测试。步骤如下： 1、进入Proteu