注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字逻辑综合算法VB实现

  2. 使用VB语言演示数字逻辑综合算法 源代码

  3. 所属分类：VB

    • 发布日期：2009-05-13
    • 文件大小：96256
    • 提供者：mwinvent

  1. 数字逻辑实验六十进制

  2. 数字逻辑课堂实验练习 用EWB软件模拟 集成电路元件的综合运用

  3. 所属分类：专业指导

    • 发布日期：2009-06-11
    • 文件大小：20480
    • 提供者：gjq88724

  1. 数字逻辑的PPT参考资料

  2. 学校里面的数字逻辑PPT 数据选择和数据分配器 算术运算电路 集成组合电路简介和综合设计 组合电路中的竞争与险象

  3. 所属分类：专业指导

    • 发布日期：2009-06-18
    • 文件大小：1048576
    • 提供者：tang_sh

  1. 数字逻辑设计综合内测版

  2. 数字逻辑综合内测版 包含数字系统设计里锐积、相容等运算的程序

  3. 所属分类：专业指导

    • 发布日期：2009-07-16
    • 文件大小：408576
    • 提供者：weydf5u

  1. 数字逻辑课程设计报告

  2. 目 录 第一章 系统概述 1 1.1项目目的 1 1.2项目范围 1 第二章 设计要求与内容 2 2.1 设计要求 2 2.2 设计内容 2 第三章 设计方案 3 3.1 总体框图 3 3.2 定时器设计 3 3.3控制器的设计 4 3.4 总电路图 6 第四章 简单元器件 7 第五章 仿真与实现 8 结束语 10 参考文献 11 第一章 系统概述 1.1项目目的 运用和掌握所学的《数字逻辑与数字系统》的基本知识，使用电脑EWB仿真技术，独立完整地设计交通灯电路，以及仿真和调试等的综合能力。

  3. 所属分类：交通

    • 发布日期：2009-11-24
    • 文件大小：169984
    • 提供者：zhishuiruoya

  1. 《数字逻辑》实习报告

  2. 基础性数字电路设计：365进制计数器 实习目的 熟悉EDA软件的使用，用EDA软件来实现电路的仿真；掌握时序逻辑电路的设计和调试方法；熟悉集成计数器的使用并学会设计简单计数器的技能。 实习任务和要求 设计一个计数器，能实现365进制的计数功能，并用数码管进行显示。 综合性数字电路设计：病房呼叫装置 实习目的 熟悉EDA软件的使用，用EDA软件来实现电路的仿真；熟悉病房呼叫装置的工作过程；掌握优先编码器的逻辑功能和使用方法；学习综合性数字电路的设计、调试及故障排除方法。 数字电子系统设计：数字钟

  3. 所属分类：嵌入式

    • 发布日期：2010-01-24
    • 文件大小：261120
    • 提供者：sxy8872

  1. 数字逻辑课程设计三路抢答器

  2. 一、设计题目 三路抢答器设计 二、设计目的 数字系统课程设计是一门独立课程、有独立学分的实践性教学环节，同“数字逻辑与数字系统”理论讲授课程有密不可分的关系，起着相辅相成的作用，也是在“数字逻辑与数字系统”课的基础上，进一步深化的实践环节。其主要目的是通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，提高学生的动手能力，独立分析、解决问题能力，协调能力和创造性思维能力。提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力

  3. 所属分类：专业指导

    • 发布日期：2010-07-04
    • 文件大小：612352
    • 提供者：iijhy

  1. 《VHDL硬件描述语言与数字逻辑电路设计》[PDF]

  2. 书系统地介绍了一种硬件描述语言，即VHDL语言设计数字逻辑电路和数字系统的新方法。这是电子电路设计方法上一次革命性的变化，也是迈向21世纪的电子工程师所必须掌握的专门知识。 本书以数字逻辑电路设计为主线，用对比手法来说明数字逻辑电路的电原理图和VHDL语言程序之间的对应关系，并列举了众多的实例。另外，还对设计中的有关技术，如仿真、综合等作了相应说明。

  3. 所属分类：嵌入式

    • 发布日期：2011-02-11
    • 文件大小：17825792
    • 提供者：shenhay

  1. 数字逻辑电路设计

  2. 数字电路课程设计的报告，包括部分代码和截图 设计目的 学会应用数字方法设计电路 进一步提高maxplus2软件的应用能力 培养学生实践的综合实力 二、设计方案 用maxplus2软件设计多功能数字钟，采用层次化的设计方法，底层使用VHDL语言设计各模块的功能，然后使用画图方法设计顶层。 设计中包括计时，校时，整点闹铃，闹钟4大模块 计时模块：用VHDL语言设计24进制计时、60进制计分、60进制计秒模块，秒的进位为分的计数脉冲，分的进位为时的计数脉冲，按键MM选择六选一多路选择器动态输出，频率

  3. 所属分类：C/C++

    • 发布日期：2011-11-26
    • 文件大小：436224
    • 提供者：j985674981

  1. 数字逻辑实验一位全加器

  2. 实验名称：一位全加器（综合验证性） 一、目的与要求 1、熟悉组合逻辑电路，通过用门电路构成一位全加器组合逻辑电路。掌握组合逻辑电路的基本概念，组合逻辑电路的结构。 2、通过用门电路构成一位全加器组合逻辑电路。能够正确构成的一位全加器组合逻辑电路。

  3. 所属分类：专业指导

    • 发布日期：2011-12-23
    • 文件大小：164864
    • 提供者：lonlyboy123

  1. 数字电路逻辑综合及自动布局布线软件

  2. 数字集成电路 设计 数字电路逻辑综合及自动布局布线软件介绍

  3. 所属分类：电信

    • 发布日期：2012-03-29
    • 文件大小：9437184
    • 提供者：jasonzhou18

  1. VHDL硬件描述语言与数字逻辑电路设计（两分卷--1）

  2. VHDL硬件描述语言与数字逻辑电路设计，共分为两卷！电子工程师必备知识，内含基本逻辑电路设计，方针综合，值得下载！

  3. 所属分类：专业指导

    • 发布日期：2008-10-25
    • 文件大小：9437184
    • 提供者：suoluoji

  1. VHDL硬件描述语言与数字逻辑电路设计（两分卷--2)

  2. VHDL硬件描述语言与数字逻辑电路设计，共分为两卷！电子工程师必备知识，内含基本逻辑电路设计，方针综合，值得下载！

  3. 所属分类：专业指导

    • 发布日期：2008-10-25
    • 文件大小：8388608
    • 提供者：suoluoji

  1. 数字逻辑实验报告

  2. 一位全加器（综合验证性) 一位8421BCD码转换成余3码（综合设计性）三位纽环计数器（综合设计性） 四位二进制数左移、右移同步时序逻辑电路（综合设计性)

  3. 所属分类：硬件开发

    • 发布日期：2017-12-30
    • 文件大小：6291456
    • 提供者：chu1024

  1. 数字逻辑课程设计--交通灯控制电路的设计.rar(70.33K).rar

  2. 数字电子技术课程设计实验报告 课程性质 数字逻辑课程设计 课程目的 训练学生综合地运用所学的 《数字逻辑》的基本知识，使用电脑EWB仿真技术，独立完整地设计一定功能的电子电路，以及仿真和调试等的综合能力。本次电脑仿真所用的软件版本为EWB Version 5.0c 课程设计题目 题目:交通灯控制电路的设计 要求： 1、设计一个十字路口的交通灯控制电路，要求东西方向车道和南北方向车道两条交叉道路上的车辆交替运行，每次通行时间都设为45秒。时间可设置修改。 2、在绿灯转为红灯时，要求黄灯先亮5

  3. 所属分类：交通

    • 发布日期：2008-12-15
    • 文件大小：70656
    • 提供者：hkl811527791

  1. 使用Verilog HDL进行数字逻辑设计、综合、仿真的步骤及工具软件使用简要说明

  2. 使用Verilog HDL进行数字逻辑设计、综合、仿真的步骤及工具软件使用简要说明 大量verilog实例，含源码及其测试文件testbench，通过验证。对初学者有极大帮助.

  3. 所属分类：嵌入式

    • 发布日期：2009-03-01
    • 文件大小：2097152
    • 提供者：lulu335

  1. 广工数字逻辑课设-篮球比赛计分器.zip

  2. 这个是数字逻辑/电子技术综合设计与实践的课设，压缩包里面包括了每个小部分的功能和总体的功能。 篮球比赛计分器,主要由四个部分构成 (1)篮球比赛计分器 (2)12分钟倒计时+指示灯灯亮 (3)24秒倒计时+指示灯灯亮 (4)比赛节数指示器 设计要求包括： 1. 按照篮球比赛规则，需要两个计分器实现双方比分的显示及比赛时间的倒计时显示，时间精确到秒，设每节比赛的时间为12分00秒，双方初始比分为00； 2. 双方分别用2个按键表示加分操作，按一次按键加1分； 3. 计分器应有启动、教练暂停、犯

  3. 所属分类：软件测试

    • 发布日期：2020-05-08
    • 文件大小：8388608
    • 提供者：qq_45946988

  1. 数字逻辑综合工具实践-DC.rar

  2. 1小时玩转数字电路.rar AHB-SRAMC和FIFO的设计与验证.rar clock skew.rar IC攻城狮求职宝典.rar linux basic.rar Linux EDA虚拟机 - 个人学习IC设计.rar Perl语言在芯片设计中的应用.rar SoC芯片设计技能专题.rar SystemVerilog Assertion断言理论与实践.rar SystemVerilog_Assertions_应用指南-源代码.rar uvm-1.2.rar VCS_labs.rar Verd

  3. 所属分类：电信

    • 发布日期：2020-11-12
    • 文件大小：635437056
    • 提供者：weixin_44035342

  1. alogic:Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现-源码

  2. 逻辑的 Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现。 动机 传统上，寄存器传送级别（RTL）数字设计是使用Verilog或VHDL硬件描述语言（HDL）指定的。 这些标准的HDL几乎可以无限灵活地表达什么数字电路，并在整个实现流程中用作这些数字电路在各种抽象级别（例如，行为描述，门级网表等）的表示。 尽管这种灵活性对于用于表示多种抽象级别的电路的语言是必需的，但它也迫使设计人员必须明确其设计的每个细节。 标准HDL语

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：1048576
    • 提供者：weixin_42116713

  1. 数字：数字逻辑设计器和电路模拟器-源码

  2. 数字的 Digital是一种易于使用的数字逻辑设计器和电路模拟器，设计用于教育目的。 及安装 无需安装，只需解压缩Digital.zip文件即可。 在Windows机器上，可以执行EXE文件，在Linux上，可以启动Shell脚本，而在MacOS上，可以直接启动JAR文件。 要运行Digital，需要 （至少为JRE 8）。 如果在系统上启动Digital时遇到任何问题，请尝试从命令行运行Digital： java -jar Digital.jar 特征 这些是Digital的主要功能：

  3. 所属分类：其它

    • 发布日期：2021-02-13
    • 文件大小：13631488
    • 提供者：weixin_42120405
« 12 3 4 5 6 7 8 9 10 ... 20 »