注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA技术多功能数字钟系统的设计

  2. 本设计为通过EDA仿真软件MAX+PLUSII设计一个多功能数字钟，并下载到硬件中实现。本系统的设计电路由计时电路、动态显示电路、闹钟电路、控制电路、显示电路等部分组成。本系统采用动态显示的原理在数码管上显示12小时计时的时刻，具有清零、保持、校时、报时的功能，并在此基础上增加了闹铃、秒表、12小时制计时、A/P显示等功能。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-15
    • 文件大小：521216
    • 提供者：liujilong8

  1. 多功能数字钟----数字电路实验报告

  2. 多功能数字钟 【摘 要】数字钟是采用数字电路实现对时,分,秒。数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。 数字钟计时周期是24小时，因此必须设置

  3. 所属分类：专业指导

    • 发布日期：2009-05-18
    • 文件大小：698368
    • 提供者：jayzf0503

  1. LED七段数码管数字钟

  2. 本课程设计的题目是：LED七段数码管数字钟 1．设计并完成LED七段数码管数字钟电路。 2．数字钟显示格式为：HH：MM：SS。 3．具有通过键盘能够调整时、分、秒的功能。

  3. 所属分类：专业指导

    • 发布日期：2009-05-19
    • 文件大小：347136
    • 提供者：llqiu1986

  1. 基于VHDL数字钟的设计

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括时分秒以及星期计数模块和重置时间模块。

  3. 所属分类：专业指导

    • 发布日期：2009-06-06
    • 文件大小：201728
    • 提供者：yuanteng

  1. 基于VHDL数字钟的设计

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括时分秒以及星期计数模块和重置时间模块。

  3. 所属分类：专业指导

    • 发布日期：2009-06-06
    • 文件大小：304128
    • 提供者：yuanteng

  1. 单片机实现的智能数字钟

  2. 单片机实现的智能数字钟，很好的一份论文，欢迎大家下载啊，#include #include #define uchar unsigned char #define uint unsigned int uchar duan_code[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90}; uchar duan_code1[]={0xc0,0xf9,0x64,0x70,0x59,0x52}; sbit led0=P1^4; sbit led1=

  3. 所属分类：硬件开发

    • 发布日期：2009-06-09
    • 文件大小：445440
    • 提供者：charlesdingding

  1. 多功能数字钟----数字电路实验报告

  2. 1、用中规模集成电路设计一个数字钟的计数，译码，显示电路。 2、设计六十进制的秒计数器和分计数电路。 3、时计数器采用二十四进制，从00开始计数到23后再回到00。 4、设计校时装置，能对时分秒分别校正。 5、设计整点报时电路。

  3. 所属分类：专业指导

    • 发布日期：2009-06-09
    • 文件大小：698368
    • 提供者：goodmanfreesky

  1. 基于FPGA的数字钟设计报告

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。并且使用QuartusII软件进行电路波形仿真，下载到EDA实验箱进行验证。该设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VH

  3. 所属分类：硬件开发

    • 发布日期：2009-06-10
    • 文件大小：540672
    • 提供者：shiyun123

  1. 8位数字钟设计和PROTEUS仿真电路

  2. 8位数字钟设计，可以显示时，分，秒。还可以校时，校分，校秒。里面有完整的汇编程序各C语言程序。还有PROTEUS仿真电路图，有很大的实用和参考价值！！！！！！！

  3. 所属分类：嵌入式

    • 发布日期：2009-06-14
    • 文件大小：65536
    • 提供者：kk_tt

  1. LED七段数码管数字钟

  2. 设计并完成LED七段数码管数字钟电路，数字钟显示格式为：HH：MM：SS。要求：具有通过键盘能够调整时、分、秒的功能。 内附文档说明以及程序运行结果 这是我们的微机原理课程设计内容.

  3. 所属分类：专业指导

  1. LED七段数码管数字钟

  2. LED七段数码管数字钟： 1．设计并完成LED七段数码管数字钟电路。 2．数字钟显示格式为：HH：MM：SS。 3．具有通过键盘能够调整时、分、秒的功能

  3. 所属分类：专业指导

    • 发布日期：2009-06-23
    • 文件大小：347136
    • 提供者：urapig

  1. 实验箱中多功能数字钟设计

  2. 要求：数字钟，显示小时、分钟、秒钟、厘秒，并可由键盘进行控制，包括定时、复位、闹钟、秒表计时等功能。

  3. 所属分类：专业指导

    • 发布日期：2009-06-25
    • 文件大小：10240
    • 提供者：zq200369

  1. 数字电路课设-数字钟

  2. 1. 由晶振电路产生１HZ标准秒信号 2. 秒、分为六十进制计数器。 3. 时为二十四进制计数器。 4. 准确计时，以数字形式显示时、分、秒。 5. 具有整点报时功能，整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音(1000HZ)。 参考器件：CD4060、74LS161、74LS248J、晶振、开关、喇叭、阻容元件及门电路等。

  3. 所属分类：专业指导

    • 发布日期：2009-07-02
    • 文件大小：440320
    • 提供者：lightxiaomomo

  1. 多功能数字钟----数字电路实验报告

  2. 数字钟是采用数字电路实现对时,分,秒。数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-03
    • 文件大小：698368
    • 提供者：gali2009

  1. 数字逻辑实验报告---数字钟

  2. 本系统作为一个数字钟系统，具有显示时、分、秒，校时和整点报时的功能；对于校时功能，可以对小时，分和秒单独校时，输入方式为手动输入；对于整点报时的功能,时钟在整点时开始报时，报时一分钟后停止。

  3. 所属分类：专业指导

    • 发布日期：2009-07-07
    • 文件大小：154624
    • 提供者：yolandayi

  1. 单片机数字钟显示外加日期的切换显示

  2. 单片机数字和日期显示，包含原理图，流程图，和短学期实践心得。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-16
    • 文件大小：154624
    • 提供者：FIRST__S

  1. 基于Verilog HDL设计的多功能数字钟

  2. 本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：124928
    • 提供者：zhlyz2003

  1. 数字钟的设计

  2. 利用74LS90和555芯片等设计数字钟显示电路

  3. 所属分类：讲义

    • 发布日期：2015-06-02
    • 文件大小：305152
    • 提供者：baidu_28666783

  1. 基于Verilog HDL 设计的多功能数字钟

  2. 本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

  3. 所属分类：硬件开发

  1. 程控数字钟显示.zip

  2. 使用proteus和keil进行了对数字钟的编写和调试，内含仿真文件和使用keil编写的C语言工程文件，可以直接仿真使用，可用于学校的实验等

  3. 所属分类：嵌入式

    • 发布日期：2020-07-27
    • 文件大小：61440
    • 提供者：weixin_43480275
« 12 3 4 5 6 7 8 9 10 ... 34 »