注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多功能数字钟----数字电路实验报告

  2. 多功能数字钟 【摘 要】数字钟是采用数字电路实现对时,分,秒。数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。 数字钟计时周期是24小时，因此必须设置

  3. 所属分类：专业指导

    • 发布日期：2009-05-18
    • 文件大小：698368
    • 提供者：jayzf0503

  1. LED七段数码管数字钟

  2. 本课程设计的题目是：LED七段数码管数字钟 1．设计并完成LED七段数码管数字钟电路。 2．数字钟显示格式为：HH：MM：SS。 3．具有通过键盘能够调整时、分、秒的功能。

  3. 所属分类：专业指导

    • 发布日期：2009-05-19
    • 文件大小：347136
    • 提供者：llqiu1986

  1. 单片机 数字时钟 实现三按键的控制

  2. 完整版本设计论文介绍了用AT89C2051单片机控制的数字钟的硬件结构与软件设计,给出了汇编语言源程序。此数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为12小时，显示满刻度为12时59分59秒99毫秒，另外应有校时功能。电路由时钟脉冲发生器、时钟计数器、译码驱动电路和数字显示电路以及时间调整电路组成。用晶体振荡器产生时间标准信号，这里采用石英晶体振荡器。根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个60进制（秒、分）、一个12进制（时

  3. 所属分类：硬件开发

    • 发布日期：2009-06-18
    • 文件大小：136192
    • 提供者：lllg99

  1. 数字钟+七段数码管可以上调时间，和下调时间

  2. 数码管做的数字钟,可以上调时间，和下调时间。

  3. 所属分类：专业指导

    • 发布日期：2009-06-19
    • 文件大小：2048
    • 提供者：SHMILY200912

  1. LED七段数码管数字钟

  2. 设计并完成LED七段数码管数字钟电路，数字钟显示格式为：HH：MM：SS。要求：具有通过键盘能够调整时、分、秒的功能。 内附文档说明以及程序运行结果 这是我们的微机原理课程设计内容.

  3. 所属分类：专业指导

  1. LED七段数码管数字钟

  2. LED七段数码管数字钟： 1．设计并完成LED七段数码管数字钟电路。 2．数字钟显示格式为：HH：MM：SS。 3．具有通过键盘能够调整时、分、秒的功能

  3. 所属分类：专业指导

    • 发布日期：2009-06-23
    • 文件大小：347136
    • 提供者：urapig

  1. 数电课程设计多功能数字钟

  2. ① 设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。 ②具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。 ③有译码、七段数码显示功能，能显示时、分、秒计时的结果。 ④设计提供连续触发脉冲的脉冲信号发生器， ⑤具有校时单元、闹钟单元和整点报时单元。 ⑥确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。

  3. 所属分类：专业指导

    • 发布日期：2009-07-23
    • 文件大小：1048576
    • 提供者：shang111213

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 基于ALTERA数字钟的实现

  2. 本设计的数字钟,要求显示格式为小时—分钟—秒钟，分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准，CLK1为1HZ，用来作为计时基准时钟。CLK2为10KHZ，用来作为扫描基准时钟。

  3. 所属分类：硬件开发

    • 发布日期：2009-11-28
    • 文件大小：148480
    • 提供者：zgrwei

  1. 《EDA》技术I实验指导书

  2. 很好的《EDA》技术I实验指导书！ 《EDA技术I》实验教学大纲 1 第一部分：《电子设计自动化设计》实验说明 3 一、设计题目选择的要求 3 二、提交设计报告的要求 3 三、设计题目 3 四、实验考核方式说明 4 第二部分：基于GEXIN EDAPRO/240H实验仪实验 5 题目一 MAX+PLUSII基本操作 5 题目二 QUARTUSⅡ基本操作 5 题目三 FPGA compiler基本操作 6 题目四 4bit二进制加法器设计 6 题目五 4bit频率计设计 7 题目六 计数器设计

  3. 所属分类：交通

    • 发布日期：2009-12-03
    • 文件大小：2097152
    • 提供者：huangluxing163

  1. 数字钟课程设计报告整体电路图

  2. 1.数字逻辑实验箱 2.万用表 3.二-五-十进制计数器 74LS90×11 4.七段显示译码器 CC4511×6 5.两输入四与非门 74LS00×2 6.半导体共阴极数码管 BS202×6 7.六反相器 74LS04×1 8.双路2-2（3）输入与或非门 74LS51×1 9.电阻 680×2 100K×1 10．石英晶体振荡器100KHz×1 11．电容、可变电容 220PF、8到16PF

  3. 所属分类：专业指导

    • 发布日期：2010-01-01
    • 文件大小：1048576
    • 提供者：hl1071302102

  1. 多功能电子数字钟的设计报告

  2. 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。 数字钟计时周期是24小时，因此必须设置24小时计数器，应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。 为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 能进行整点报时。在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。

  3. 所属分类：专业指导

    • 发布日期：2010-05-13
    • 文件大小：2097152
    • 提供者：tang__78

  1. 采用LAB6000伟福仿真LED七段数码管数字钟

  2. 采用LAB6000伟福仿真LED七段数码管数字钟

  3. 所属分类：嵌入式

    • 发布日期：2010-07-13
    • 文件大小：347136
    • 提供者：shifenglian

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. 数字钟课程设计 超详细

  2. 数字钟是日常生活中很常用的工具。本次课程设计的任务就是设计并制作一个显示时分秒数字钟，数字钟由四个模块电路构成：计时电路、显示电路、秒脉冲产生带你路、校准电路。具体就是用十进制计数器构成60进制和40进制计数器来构成秒，分，时的计时构成计时电路;利用七段译码管和共阴数码管构成显示电路；利用555定时器构成秒脉冲发生电路；利用门电路构成快校准电路。此次课设中详细记录了各种方案的比较选择及各种器件的选择和电路调试过程。 数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方

  3. 所属分类：专业指导

    • 发布日期：2011-06-23
    • 文件大小：918528
    • 提供者：dxdmy1875

  1. 数字钟课程设计

  2. 第一章 概论 1.1 方案的论证和选择………………………………………………………………………（3） 1.2 加法器的介绍及其十进制系数乘法器…………………………………………………（4）1.3 设计方案及其原理分析…………………………………………………………………（5） 1.4总电路图………………………………………………………………………………… (7) 第二章 单元电路设计与分析 2.1 部分部件及其原理…………………………………………………………………… （9） 2.2秒信号发生器及等候计时

  3. 所属分类：硬件开发

    • 发布日期：2011-11-17
    • 文件大小：448512
    • 提供者：jt0817

  1. vhdl数字电子钟

  2. 本设计的数字钟,要求显示格式为小时—分钟—秒钟，分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准，CLK1为4HZ，分频后用来作为计时基准时钟。CLK2为10KHZ，用来作为扫描基准时钟，分频后作为百分秒计时时钟。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-18
    • 文件大小：175104
    • 提供者：kama2009

  1. 七段数码管数字钟

  2. 七段数码管数字钟

  3. 所属分类：软件测试

    • 发布日期：2013-02-28
    • 文件大小：237568
    • 提供者：yuhongyuan_j

  1. 包含全加器、抢答器、交通灯控制器等等数字电路设计大全.doc

  2. 本文档的作用内容详细介绍的是EDA使用教程之EDA设计技术实验指导书资料免费下载   实验包括了：组合逻辑电路设计，时序逻辑电路设计，异步计数器的设计，全加器的设计，七段数码管显示电路的设计，信号发生器设计，四人抢答器设计，有限状态机的设计，交通灯控制器设计，数字钟设计，出租车计费器设计，频率计的设计还有管脚PIN的资料

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：2097152
    • 提供者：weixin_39841882

  1. CD4026驱动共阳极数码管的接法

  2. CD4026是一款同时兼备十进制计数和七段译码两大功能的芯片，通常在CP脉冲的作用下为共阴极七段LED数码管显示提供输入信号。在一些无需预置数的电子产品中得到了广泛的应用，节约了开发成本。由于CD4026输出端信号具有规律可循，经合理反馈后获得进位脉冲信号和本位清零信号，即可实现数字钟计时功能。 CD4026同时具有显示译码功能，可将计数器的十进制计数转换为驱动数码管显示的七位显示码，省去了专门的显示译码器。CD4026的输出abcdefg直接与LED数码管连接。CD4026的CR为异步清零端

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：88064
    • 提供者：weixin_38670208
« 12 »