注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 全数字锁相环

  2. 研究了一种基于周期控制的逆变器全数字锁相环的建模和参数设计。传统过零鉴相锁相环虽然实现简单，但同步信号在含有谐波、毛刺情况下会存在多个过零点，以致锁相失败。为了解决这一问题，该文提出了基于离散傅里叶变换鉴相的全数字锁相环。 离散傅里叶变换可以从任意信号中抽取基准频率倍频次信号的相位、频率和幅值，可以解决谐波对外同步信号的影响， 从而实现周期控制锁相环对谐波的识别。该文给出了其数字域模型和参数设计方法，仿真和实 验证实了该方法的可行性

  3. 所属分类：其它

    • 发布日期：2011-09-08
    • 文件大小：261120
    • 提供者：azhgul

  1. 数字锁相位位同步提取

  2. 数字锁相位同步提取的 VHDL 实现 ，詹鹏 郭勇 赖武刚 蔡顺燕

  3. 所属分类：专业指导

    • 发布日期：2011-09-16
    • 文件大小：145408
    • 提供者：wakndgn

  1. 097994687数字锁相环dll_code

  2. 基于matlab的数字锁相环模拟仿真，主要通过调整相位实现波形同步

  3. 所属分类：VB

    • 发布日期：2017-12-11
    • 文件大小：122880
    • 提供者：qq_40985528

  1. 基于FPGA的数字锁相环平台的搭建

  2. 目前，数字锁相环广泛应用于通信、航天等领域。针对具体的应用，数字锁相环可以用于载波跟踪，相位提取等。本设计就是以载波回复环为依托进行的数字锁相环设计。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：490496
    • 提供者：weixin_38614287

  1. 智能全数字锁相环的设计

  2. 智能全数字锁相环,在单片FPGA中就可以实现,借助锁相环状态监测电路,通过CPU可以缩短锁相环锁定时间,并逐渐改进其输出频率的抖动特性。解决了锁定时间与相位抖动之间的矛盾,对信息的传输质量都有很大的提高。此锁相环已用于我校研发的数字通信产品中。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：97280
    • 提供者：weixin_38628626

  1. 基于互感器的数字锁相环设计

  2. 针对传统锁相环精度差、速度慢等问题，利用互感器实现了一种基于预测电流无差拍方法的改进功率解耦控制的数字锁相环，很好地解决三相逆变器在并网运行时锁相问题。仿真分析和实验结果表明，该数字锁相环在电网频率发生变化时，能快速准确跟踪上电网电压相位，证实此方法在逆变器并网锁相时具有良好的效果。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：446464
    • 提供者：weixin_38665814

  1. 基于流水线技术的全数字锁相环设计

  2. 为了提高全数字锁相环的系统运行速度、降低系统功耗，同时提高锁相系统的动态性能与稳态性能，提出一种基于流水线技术的全数字锁相环。采用电子设计自动化技术完成了该系统的设计，并对所设计的电路进行了计算机仿真与分析。仿真结果证明，该锁相环中数字滤波器的参数能够根据相位误差的大小进行动态调节，既可加快锁相速度，又能增强系统的稳定性。利用流水线技术优化的整体电路能够减小系统延迟，降低系统总功耗。该锁相环可作为功能模块嵌入到片上系统，具有十分广泛的用途。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：1031168
    • 提供者：weixin_38582793

  1. 一种基于可变相位累加器的全数字锁相环

  2. 提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计，利用ModelSim软件对所设计的电路进行了系统仿真实验，并进行了硬件实验验证。实验结果表明，含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围，提高锁相频率，降低系统总功耗，并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输，故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中，可广泛应用于通信、电子测量和自动控制等领域。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：342016
    • 提供者：weixin_38637983

  1. DSP中的基于DSP的数字锁相技术探讨

  2. 随着信息技术的迅速发展和计算机的日益普及，对电源系统供电质量和可靠性的要求越来越高，不间断电源（UPS）的应用越来越广泛。由于在线式UPS 需要在旁路电源供电与逆变供电之间进行切换，为了实现连续切换，需要通过同步锁相器实现逆变器输出电压与旁路电压同步。相同的道理，锁相同步在多台UPS并机和多台UPS构成冗余系统时也是必需的。UPS的逆变器输出相位可以和市电保持一致，但输出波形的幅度要保持一致则违背了UPS的功能，所以，通常UPS锁相的目标是在保证相位一致的情况下保持幅度近似相等。 　　锁相可分为

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：313344
    • 提供者：weixin_38717169

  1. 嵌入式系统/ARM技术中的一种带宽自适应全数字锁相环的设计与实现

  2. 锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路，即系统进入锁定状态（或同步状态）后，震荡器的输出信号与系统输入信号之间相差为零，或者保持为常数。传统的锁相环各个部件都是由模拟电路实现的，一般包括鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）三个环路基本部件。 　　传统的数字锁相环设计在结构上希望通过采用具有低通特性的环路滤波，从而获得稳定的振荡控制数据。但是，在基于数字逻辑电路设计的数字锁相环系统中，利用逻辑算法实现低通滤波是比较困难的。有些电路通过对鉴相模块产生的相位误差

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：302080
    • 提供者：weixin_38618746

  1. 基于新型数字锁相环的三相电压型PWM整流器

  2. 提出基于坐标变换理论的新型数字锁相环，用以在三相电网电压出现频率偏移时，快速跟踪系统频率的变化，实现锁相功能。建立基于新型数字锁相环的三相电压型PWM整流器模型，分析了所提出的锁相环的电路结构和工作原理。通过仿真验证，新型数字锁相环能够准确快速锁定系统相位，PWM整流器可实现单位功率因数运行。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：518144
    • 提供者：weixin_38711972

  1. 一种新型PID控制的全数字锁相环的设计与实现

  2. 一种采用积分分离的PID控制作为环路滤波器的全数字锁相环。该滤波器对序列滤波器输出的加减脉冲个数在反馈信号的上升沿进行综合，然后通过PID控制算法将综合值作为压控振荡器的分频值来实现相位的调整，最终达到相位锁定。PID控制算法响应时间短并可控制超调量，相比PI算法具有更快的上升时间，且不增加超调量。另外，该环路具有结构简单、易于集成等特点，可以作为一个子系统或功能块构成片上系统（SoC），用以提高控制系统的可靠性，简化系统硬件结构。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：291840
    • 提供者：weixin_38632006

  1. 通信与网络中的一种自动变模控制的宽频带全数字锁相环

  2. 目前数字锁相环在数字通信、雷达、无线电电子学、仪表仪器、高速计算机及导航系统中得到了广泛的应用。与传统的模拟锁相环相比，全数字锁相环克服了模拟锁相环易受电压变化的影响和温度漂移的缺点，因而具有工作稳定、可靠性高、方便实现等优点。随着大规模可编程逻辑器件的发展，不仅为全数字锁相环的设计带来的前所未有的方便，而且可以把整个系统作为一个功能模块，嵌入SoC(SysteIn on Chip)中，构成片内锁相环，提高环路的工作性能，这将具有非常重大的意义。全数字锁相环的结构形式多种多样，但都是以实现锁相速

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：303104
    • 提供者：weixin_38621427

  1. EDA/PLD中的一种可编程的全数字锁相环路的实现

  2. 摘要：介绍了一种基于FPGA可编程技术实现的用于无线通信实验系统的全数字锁相环路。详细叙述了其工作原理、工作性能、电路实现和仿真结果。 关键词：FPGA 全数字锁相环路 VHDL语言锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自动调节输出相位使之与输入相位一致，或保持一个很小的相位差。最初的锁相环全部由模拟电路组成，随着大规模、超高速数字集成电路的发展及

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：91136
    • 提供者：weixin_38719702

  1. EDA/PLD中的基于FPGA的高速数字锁相环的设计与实现

  2. 摘 要：本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案，并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试，表明该方案确实可以提高锁相环的捕获性能。关键词：数字锁相环(DPLL)；捕获时间；FPGA；VHDL 引言捕获时间是锁相环的一个重要参数，指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中，如跳频通信系统，由于系统工作频率不断地发生快速变化(每秒几百次到几千次，甚至高达上万次)，要求锁相环能够对信号相位快速捕获。因此研究具有较短捕获时

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：69632
    • 提供者：weixin_38607311

  1. 一种锁定相位编程可调全数字锁相环设计

  2. 1 引 言 锁相技术在信号处理、调制解调、时钟同步、倍频、频率综合等领域都得到了广泛的应用。目前锁相技术的实现主要有模拟锁相环(APLL)、全数字锁相环(DPLL)、模拟数字混合锁相环与延迟锁相环(DLL)四种。全数字锁相环(DPLL)具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调等优点．得到了广泛应用。 经典全数字锁相环路由数字鉴相器、K模可逆计数器、脉冲加减控制电路和N分频器4部分组成。在输入信号频率稳定条件下，锁相环锁定时输出信号与输入信号正交。在通信和其他很多应用领域，

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：159744
    • 提供者：weixin_38732463

  1. EDA/PLD中的智能全数字锁相环的设计

  2. 1 引言 数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路(DPLL)就是环路部件全部数字化，采用

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：76800
    • 提供者：weixin_38687343

  1. 相位调制激光多普勒鉴频参量的虚拟数字锁相测量方法

  2. 提出了利用基于LabView可视化语言的虚拟数字锁相技术对相位调制激光多普勒频移测量方法的鉴频参量进行测量的方法，并对其进行了理论与实验研究。为了防止待测信号与参考信号通道间的干扰以及在参考信号传输过程中混入噪声，该虚拟数字锁相技术采用参考信号内部生成的方法。为了保证参考信号与待测信号之间的同频性以获得精确的鉴频参量测量结果，在该虚拟数字锁相技术中引入了虚拟数字锁相环来实时精确捕获待测信号频率。通过利用其对实际信号光相位调制信号的测量，证明了该虚拟数字锁相鉴频参量提取方法的正确性和可行性。

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：7340032
    • 提供者：weixin_38587130

  1. 电网电压相位检测全数字锁相环的建模与实现

  2. 电网电压相位检测全数字锁相环的建模与实现

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：1048576
    • 提供者：weixin_38751014

  1. 应用于数字锁相环的NCO设计

  2. 本文鉴于数字锁相环在实际应用中对信号频率的准确度和稳定度有较为严格的要求，设计一种应用于数字锁相环的数控振荡器（NCO，Number Controlled Oscillator）。基于直接数字频率合成（DDS）技术，介绍NCO工作原理，基于FPGA实现NCO，关键是相位累加器与波形存储器两个模块的设计，并利用QUARTUS对设计结果进行编译仿真。对NCO杂散信号进行频谱分析，并提出解决方法。该设计有效抑制杂散，修改灵活，便于调试，在数字锁相环设计中可有广泛应用。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：777216
    • 提供者：weixin_38531630
« 12 3 4 5 6 7 8 9 10 »