本项目以现场可编程逻辑门阵列FPGA为核心，基于等精度测量频率的原理，利用Verilog硬件描述语言设计实现了频率计内部功能模块。采用STC89C52单片机与FPGA通信，将得到的数据运算处理,利用液晶显示器LCD1602对测量的频率、占空比、时间间隔等实时显示，充分发挥FPGA的高速数据采集能力和单片机的高效计算与控制能力，使两者有机地结合起来。
系统硬件采用两通道进行输入，利用OPA847小信号放大、TLV3501比较整形，得到FPGA能够顺利读取的频率的信号。为减小高频测频信号的耦合干扰和
