注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA 的DDR SDRAM 控制器在高速数据采集系统中应用

  2. 本设计中采用Altera公司Cyclone系列型号为EP1C6Q240C8的fpga实现控制器，以Hynix公司生产的型号为HY5DU121622B(L)TP的DDR SDRAM为存储器，完成了对数据的告诉大容量存储

  3. 所属分类：硬件开发

    • 发布日期：2010-08-27
    • 文件大小：504832
    • 提供者：wcbcx1221

  1. 基于FPGA的DDR_SDRAM控制器在高速数据采集系统中的应用

  2. 设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-15
    • 文件大小：500736
    • 提供者：zhidongguo

  1. 基于 FPGA 的 DDR SDRAM 控制器在高速数据采集系统中的应用

  2. DDR SDRAM 是 Double Data Rate SDRAM 的缩写，即双倍速率同步动态随机存储器。DDR 内存是在 SDRAM 内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与 SDRAM 相同的总线时钟频率下达到更高的数据传输率。 本设计中采用 Altera公司 Cyclone 系列型号为 EP1C6Q240C8 的 FPGA 实现控制器，以Hynix 公司生产的型号为 HY5DU121622B（L）TP 的 DDR SDRAM 为存储器，完成了对数据的高速

  3. 所属分类：硬件开发

    • 发布日期：2011-08-13
    • 文件大小：500736
    • 提供者：F_134

  1. ARM嵌入式系统开发典型模块（高清完整版）

  2. 第1部分　硬件典型模块 第1章　基于ARM的最小系统模块　3 1.1　嵌入式系统简介　3 1.1.1　嵌入式系统的概念　3 1.1.2　嵌入式系统的结构　3 1.1.3　嵌入式系统的特点　5 1.1.4　嵌入式系统的发展趋势　6 1.2　最小系统结构及框图　7 1.3　最小系统的电源设计　8 1.4　最小系统的时钟系统设计　14 1.5　最小系统的复位系统设计　17 1.6　最小系统的存储器系统设计　20 1.7　最小系统的软件设计　24 1.7.1　ARM嵌入式操作系统简介及选择　24 1.

  3. 所属分类：硬件开发

    • 发布日期：2014-10-25
    • 文件大小：8388608
    • 提供者：jsntghf

  1. 研究论文-基于FPGA的全景图像处理系统SDRAM控制器设计与实现.pdf

  2. 在对高分辨率折反射全景图像的快速采集处理中，同步动态随机存储器(SDRAM)作为重要的数据缓存器件，对于其正确的控制关系到整个系统能否正常工作. 在分析了SDRAM各项参数及其工作原理的基础上，设计了基于FPGA的双SDRAM控制器，在乒乓缓存模式下轮流采集图像，完成了分辨率2048 dpi×2048 dpi、每秒15帧的Camera Link接口的全景图像的实时采集、缓存解算，以及以1024 dpi×768 dpi的分辨率进行实时显示.

  3. 所属分类：其它

    • 发布日期：2019-08-07
    • 文件大小：2097152
    • 提供者：weixin_39840650

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. 基于FPGA的DDR3 SDRAM控制器用户接口设计

  2. 为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的设计方法，提出了一种基于Verilog-HDL 语言的DDR3 SDRAM 控制器用户接口设计方案。该控制器用户接口已经在Xilinx 公司的VC707 开发板上通过了功能验证，并成功的被应用到高速图像数据采集系统中。含有该用户接口的控制器具有比一般的控制器接口带宽利用率高、可移植性强和成本低的优点，可以根据设计人员的需要被灵活地应用到不同的工程。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：98304
    • 提供者：weixin_38590790

  1. 多端口SDRAM控制器的设计与实现

  2. 摘 要设计实现了一种基于FPGA 的，可用于多数据缓存的、能够高效利用带宽的多端口SDRAM 控制器。本文使用状态机的设计思想，采用Verilog 硬件描述语言设计了时序控制程序。得到的SDRAM 读写信号仿真波形图时序合理、逻辑正确。并成功应用到视频数据采集显示的系统中，能够达到实时显示的要求。 　　0 引 言 　　目前，在很多视频数据采集以及实时显示的应用开发中，常需要用到存储容量大、读写速度快的存储器。在各种存储器件中，同步动态随机存储器SDRAM 以其速度快、容量大、价格低的特点而备

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：248832
    • 提供者：weixin_38597970

  1. 单片机与DSP中的高速大容量数据采集板卡的SDRAM控制器设计

  2. 摘 要：本文对高速、高精度大容量数据采集板卡所采用的SDRAM控制器技术进行了讨论，详细介绍了基于FPGA的SDRAM控制器的设计、命令组合以及设计仿真时序，并将该技术应用于基于PCI总线的100MHz单通道 AD9432高速大容量数据采集板卡，最后给出了板卡测试结果。关键词：SDRAM；FPGA；AD9432 引言高速数据采集具有系统数据吞吐率高的特点，要求系统在短时间内能够传输并存储采集结果。因此，采集数据的快速存储能力和容量是制约加快系统速度和容许采集时间的主要因素之一。通常用于数据

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：88064
    • 提供者：weixin_38563871

  1. 单片机与DSP中的基于FPGA 的DDR SDRAM控制器在高速数据采集系统中应用

  2. 实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。使用开发软件Quartus II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：498688
    • 提供者：weixin_38632146

  1. 基于Spartan-3A的DDR2接口数据采集

  2. 在高速、大容量存储的系统设计中，DDR2 SDRAM为设计者提供了高性价比解决方案。在FPGA中实现DDR2 SDRAM控制器，降低了系统功耗并节省空间， 缩短开发周期，降低系统开发成本。详细介绍了在Xilinx Spartan-3A系列FPGA中实现DDR2控制器的设计原理，介绍利用MIG软件工具实现控制器设计，并给出硬件测试结果。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：1048576
    • 提供者：weixin_38656462

  1. 数据采集系统中SDRAM控制器的FPGA设计

  2. 针对SDRAM时序控制复杂等设计难点，提出了一种基于现场可编程门阵列 （FPGA） 设计SDRAM控制器的方法。使用状态机的设计思想， 采用Verilog 硬件描述语言对时序控制程序进行了设计。通过Modelsim SE 6.0开发平台进行了时序仿真，得到的SDRAM读写仿真波形图时序合理、逻辑正确。

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：737280
    • 提供者：weixin_38647517