注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数码显示译码器的设计程序 verilog

  2. 数码显示译码器的设计程序 verilog 欢迎下载

  3. 所属分类：专业指导

    • 发布日期：2009-08-20
    • 文件大小：57344
    • 提供者：wuxiaopingy123

  1. 7段数码显示译码器设计

  2. 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制的BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达式都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL或CPLD中实现。本项实验最容易实现这一目的。

  3. 所属分类：专业指导

    • 发布日期：2009-11-17
    • 文件大小：782336
    • 提供者：tzd529585047

  1. 基于EDA实现七段数码显示译码器设计

  2. 为了能以十进制数码直观地显示数字系统的运行数据， 符显示器有七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。

  3. 所属分类：专业指导

    • 发布日期：2010-01-23
    • 文件大小：497664
    • 提供者：zjp649527

  1. VHDL实验段数码管译码器设计与实现

  2. 一．实验目的 1.　掌握7段数码管译码器的设计与实现 2.　掌握模块化的设计方法 二．实验内容 设计一个7段数码管译码器，带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。 将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~15， 2. 带数码管的4位可逆计数器 将实验三的结果在数码管上显示。结合上次实验，将4位可逆计数器，数码管显示，分别作为两个子模块，实现在

  3. 所属分类：专业指导

    • 发布日期：2010-03-31
    • 文件大小：1024
    • 提供者：woshishuiaabbb

  1. 实验一 七段数码显示译码器

  2. 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。但为了简化过程，首先完成7段BCD码译码器的设计。如图3-1作为7段BCD码译码器，输出信号LED7S的7位分别接如图3-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b

  3. 所属分类：C

    • 发布日期：2010-12-08
    • 文件大小：377856
    • 提供者：XUQIWEN1

  1. 基于CPLD_FPGA的出租车计费器系统的设计实现

  2. 介绍了一种基于Altera 公司大规模可编程逻辑器件EPF10K10 的多功能出租车计费器系 统。介绍了该计费器系统的主要组成单元———信号输入模块、数据转换模块、动态扫描模块、数码 管控制模块及译码显示模块等的设计方法与技巧, 同时给出了详细的仿真波形。

  3. 所属分类：其它

    • 发布日期：2011-04-17
    • 文件大小：557056
    • 提供者：zcxhit

  1. EDA实验报告 七段数码显示译码器的设计

  2. 7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。

  3. 所属分类：专业指导

    • 发布日期：2011-05-19
    • 文件大小：178176
    • 提供者：xiancc

  1. 象棋快棋赛电子裁判计时器的设计

  2. 数字电路的搭建，produes仿真，其中包含74ls192定时器的接线图及调试，其输出经过7448译码电路到7段数码管显示

  3. 所属分类：硬件开发

    • 发布日期：2011-12-02
    • 文件大小：729088
    • 提供者：yu7972089

  1. 彩灯变换控制电路设计

  2. 摘 要 II 引 言 1 第1章 题目及要求 2 第2章 总体方案选择 3 第3章 单元电路设计 7 3.1矩形波发生器计 7 3.1.1 74LS290管脚功能 7 3.1.2 555多谐振荡器 10 3.1.3 矩形波发生器参数 12 3.2接通电源清零电路设计 12 3.3状态计数器设计 13 3.4逻辑电路图 15 3.5控制门电路设计 16 3.3.1控制门Ⅰ 17 3.3.2控制门Ⅱ 18 3.6译码显示电路 20 3.6.1 7448七段显示译码器 20 3.6.2 BS201引

  3. 所属分类：硬件开发

    • 发布日期：2011-12-28
    • 文件大小：903168
    • 提供者：cw2859

  1. 基于EDA七段数码显示译码器设计

  2. 七段字符显示器 为了能以十进制数码直观地显示数字系统的运行数据， 符显示器有七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。 图3-1是半导体数码管BS201A外形图，这种数码管的每个线段都是一个发光二极管（Light Emitting Diode，简称LED），因而把它叫做LED数码管或LED七段显示器。 图3-1 发光二极管使用的材料与普通的硅二极管和锗二极管不同，有磷砷化镓，磷化镓，砷化镓等几种，而且半导体中的杂质浓度高。当外加正电压时，大量的电子和空穴在扩

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：578560
    • 提供者：mfs1184396251

  1. 基于可编程逻辑的七段数码显示译码器的设计

  2. EDA 可编程逻辑 七段数码显示译码器

  3. 所属分类：其它

    • 发布日期：2012-09-12
    • 文件大小：252928
    • 提供者：fdxsweet

  1. 简易抢答器的设计与制作

  2. 具有定时功能的八路数显抢答器的设计 摘要: 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 关键词: 八路, 抢答器, 设计,定时，计时，报警 Abstract： In this paper, the

  3. 所属分类：硬件开发

    • 发布日期：2008-12-30
    • 文件大小：8192
    • 提供者：shixinran123

  1. 八路抢答器的电路设计

  2. 一．设计题目 设计一个8路抢答器 二．设计要求 1．给定的主要器件：74LS148 、74LS573 、555 、计数器 2. 功能要求：设计一个智力竞赛抢答器，可同时共8名选手参加比赛，并具有定时抢答功能。具体功能要求如下： 基本功能： （1） 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛， （2） 主持人可以进行预置分数和加/减分控制。 （3） 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出

  3. 所属分类：专业指导

    • 发布日期：2009-03-06
    • 文件大小：508928
    • 提供者：lanyouyuan11

  1. 实验四 编译码器、触发器及数码管 显示实验.pdf

  2. 1.编码、译码、显示电路的设计——填写表格：当 D0~D7 依次输入有效值时，A0~A2 对 应值以及数码管显示的值。 2.触发器 74LS74 74LS7 功能测试 （1）、画出复位端有效时的波形； （2）、画出置 1 端有效时的波形； （3）、画出 CLK 有效时，D 端输入不同值时的波形。 3.使用 2 个 D 触发器组成 2 分频电路 （1）、描述分频原理； （2）、画出波形；

  3. 所属分类：嵌入式

    • 发布日期：2020-03-14
    • 文件大小：1048576
    • 提供者：forest_one

  1. 篮球24秒计时器电路设计

  2. 篮球比赛上下半场各20分钟，要求能随时暂停，启动后继续计时，一场比赛结束后应可清零重新开始比赛。 计时器由分、秒计数器完成，秒计数器为模60，分计数器应能计至40分钟。 “分”、“秒”显示用LED数码管，应配用相应译码器。 人工拨动开关来控制计时器的启动/暂停。 半场、全场到自动会有相应的提示。

  3. 所属分类：专业指导

    • 发布日期：2010-12-12
    • 文件大小：50176
    • 提供者：qk1990

  1. 多路抢答器的设计（单片机）

  2. 抢答器的一般构成框图如图1.1所示。它主要由开关阵列电路、触发锁存电路、编码器、7段显示器几部分组成。下面逐一给予介绍。 图1.1 抢答器的组成框图 （１）开关阵列电路 该电路由多路开关所组成，每一竞赛者与一组开关相对应。开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。 （２）触发锁存电路 当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。若有多个开关同时按下时

  3. 所属分类：硬件开发

  1. 用51单片机做的拉幕式数码显示课程设计

  2. 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：147456
    • 提供者：weixin_38715048

  1. EDA/PLD中的EDA的显示电路的设计

  2. 常用的显示器件有发光二极管、数码管、液晶显示器等，其中最常用的为数码管。数码管显示数据的方式有静态显示和动态显示之分。所谓静态显示，就是将被显示的数据的BCD码通过各自的4～1B显示译码器译码后，分别接到显示译码器的显示驱动端a～g（p），而公共端COM则根据数码管的类型（共阴/共阳）分别接GND/VCC。所谓动态显示，就是将被显示的数据的BCD码按照一定的变化频率，在不同的时刻周期性地分别送到一个数据总线上，再通过一个公共的4～7/8显示译码器译码后，接到多个显示译码器的公共显示驱动端a～g（

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：510976
    • 提供者：weixin_38734276

  1. 基于CPLD/FPGA的出租车计费器系统的设计实现

  2. 绍了一种基于 Altera 公司大规模可编程逻辑器件EPF10K10的多功能出租车计费器系统。介绍了该计费器系统的主要组成单元———信号输入模块、数据转换模块、动态扫描模块、数码管控制模块及译码显示模块等的设计方法与技巧，同时给出了详细的仿真波形。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：1048576
    • 提供者：weixin_38600432

  1. EDA的显示电路的设计

  2. 常用的显示器件有发光二极管、数码管、液晶显示器等，其中常用的为数码管。数码管显示数据的方式有静态显示和动态显示之分。所谓静态显示，就是将被显示的数据的BCD码通过各自的4～1B显示译码器译码后，分别接到显示译码器的显示驱动端a～g（p），而公共端COM则根据数码管的类型（共阴/共阳）分别接GND/VCC。所谓动态显示，就是将被显示的数据的BCD码按照一定的变化频率，在不同的时刻周期性地分别送到一个数据总线上，再通过一个公共的4～7/8显示译码器译码后，接到多个显示译码器的公共显示驱动端a～g（p

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：647168
    • 提供者：weixin_38669832
« 12 3 4 5 6 7 8 »