注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于EDA技术的数字频率计设计

  2. 本文详细阐述了利用VHDL硬件描述语言设计，并在EDA工具的帮助下，用CPLD实现数字频率计的设计方法和实现步骤。其最大显示量程为10MHz，且具有实现自动量程切换功能，显示采用动态扫描方式。除放大整形电路和数码管显示外，其他模块在一块CPLD芯片上，与其他方法做成的频率计相比，具有体积小，可靠性高，灵活性强等特点。

  3. 所属分类：嵌入式

    • 发布日期：2009-10-31
    • 文件大小：1048576
    • 提供者：pqopqo

  1. CPLD/FPGA 出租车计价器的设计

  2. 设计一个出租车计价器，能按照路程计费，具体要求如下： （1）里程计费：按照行驶里程计费，起步价为6.00元，并在车行驶3Km后按1.5元/Km计费，当行车距离大于10km后，每千米加收50%的车费，车停止和暂停不计费。 （2）面板显示：设计车费和路程显示器，分别采用3位数码管动态扫描电路实现，即各有一位小数。 （3）采用开关模拟出租车的起动（司机翻下空车标牌）、停止（司机翻上空车标牌）、暂停。 2. 设计要求： 本设计中分模块必须由VHDL语言编程实现，总系统可以采用原理图或VHDL文本实现，

  3. 所属分类：硬件开发

    • 发布日期：2010-01-08
    • 文件大小：141312
    • 提供者：fuchanghu

  1. 多样字符显示控制器(vhdl)

  2. 1、用状态机控制3个数码管，按“000-147-258-369-End-000”的顺序轮流显示以上字符，各组字符显示的时间间隔为1S，字符显示采用动态扫描方式实现。 2、设置2个外部操作开关，分别控制显示复位（复位到000状态）、显示暂停/继续功能。 3、设置状态标志（用LED模拟表示），当显示“000”时点亮一个LED灯，当显示“End”时点亮两个LED灯。

  3. 所属分类：专业指导

    • 发布日期：2011-01-02
    • 文件大小：284672
    • 提供者：hefashion0190

  1. VHDL 动态显示扫描电路设计源码

  2. 采用VHDL设计实现8位数码管显示的设计源码，采用层次化设计

  3. 所属分类：其它

    • 发布日期：2011-01-08
    • 文件大小：315392
    • 提供者：kkkk111

  1. 现代计算机组成原理实验讲义

  2. 现代计算机组成原理实验讲义 实验指导 实验一 QUARTUSII EDA 工具与VHDL 基础实验 实验二 运算器组成实验 实验三 存储器实验 实验四 微控制器实验 实验五 总线控制实验 实验六 基本模型机设计与实现 实验七 带移位运算的模型机设计与实现 实验八 复杂模型机的设计与实现 实验九．较复杂CPU 设计示例 实验十．16 位精简指令CPU 设计实验 实验十一 32 位NIOS CPU 嵌入式系统软硬件设计实验 实验十二 32 位NIOS CPU 测控系统串口接收程序设计 实验十三 G

  3. 所属分类：专业指导

    • 发布日期：2011-07-01
    • 文件大小：2097152
    • 提供者：zheng19902528

  1. 数码管动态扫程序

  2. 数码管动态显示的EDA的 VHDL程序，将实现12345678的显示

  3. 所属分类：专业指导

    • 发布日期：2011-12-01
    • 文件大小：3072
    • 提供者：zhizaisifanglz

  1. PS2键盘驱动程序VHDL仿真课设FPGA报告（附代码）

  2. 键盘上的每一个键都有两个唯一的数值进行标志。为什么要用两个数值而不是一个数值呢？这是因为一个键可以被按下，也可以被释放。当一个键按下时，它们产生一个唯一的数值，当一个键被释放时，它也会产生一个唯一的数值，我们把这些数值都保存在一张表里面，到时候通过查表就可以知道是哪一个键被敲击，并且可以知道它是被按下还是被释放了。这些数值在系统中被称为键盘扫描码。本课程设计目的旨在使用Altera公司的EPM144C5系列的FPGA芯片，利用开发板PS2键盘接口等资源，实现一个键盘驱动程序。以达到外接键盘按键

  3. 所属分类：其它

    • 发布日期：2011-12-25
    • 文件大小：158720
    • 提供者：massacreformash

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 单片机数字万年历--VHDL全套资料

  2. 该数字时钟实现了调时、年、月、日、时、分、秒、星期的显示功能，无需接译码器，可直接接七段共阴极数码管。附有全图 动态扫描 程序代码

  3. 所属分类：硬件开发

    • 发布日期：2009-02-26
    • 文件大小：207872
    • 提供者：haodunang

  1. 数码管动态扫描VHDL实现

  2. 通过in system source and probe输入32位数据让8个数码管显示数据，为了节约资源，在顶层加入了HC595driver来驱动8个数码管。

  3. 所属分类：嵌入式

    • 发布日期：2020-08-10
    • 文件大小：4194304
    • 提供者：Somnus_z

  1. EDA/PLD中的基于VHDL的99小时定时器设计及实现

  2. 0 引言 　　传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小时59分59秒。完全可以满足用户的需要，使用也更为方便。 　　1 系统原理 　　本定时器的核心器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能，显示采用2个3位LED数

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：249856
    • 提供者：weixin_38691742

  1. 基于FPGA的可键盘控制计数电路的设计与实现

  2. 介绍一种基于FPGA（Field Programmable Gate Array）现场可编程门阵列的可键盘控制的计数，显示电路的实现方法。应用VHDL语言（高速集成电路硬件描述语言）完成了3×4矩阵开关的扫描电路，可预置数的BCD码计数电路及4位数码管动态扫描电路的描述。通过原理图输入方式完成了系统功能的设计。电路结构简单，便于扩展，可靠性高，且可移植性强，容易实现。该电路已成功应用于测试某脉冲电容质量试验的控制电路中。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：504832
    • 提供者：weixin_38656103

  1. 基于VHDL的99小时定时器设计及实现

  2. 0 引言 　　传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其长时间设定可长达99小时59分59秒。完全可以满足用户的需要，使用也更为方便。 　　1 系统原理 　　本定时器的器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能，显示采用2个3位LED数码管，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：351232
    • 提供者：weixin_38694343