注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA 的等占空比任意整数分频器的设计

  2. 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用 范围, 接着讨论了一些常见整数分频的方法, 而本文运用一种新的可控分频器设计方法——脉冲周期剔除法, 主要是对半 周期进行计数, 配合时钟反相电路, 可以实现占空比50% 的任意整数分频, 分频系数由控制端给定。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-18
    • 文件大小：168960
    • 提供者：lwjee

  1. VHDL_分频器 支持任意整数分频

  2. 一个简单的时钟分频器 VHDL语言写的

  3. 所属分类：其它

  1. 任意分频verilog代码

  2. 使用verilog代码编写的1 到256 范围内的整数与半倍整数分频。

  3. 所属分类：专业指导

    • 发布日期：2010-05-31
    • 文件大小：245760
    • 提供者：wenhuawu

  1. 任意整数占空比50%分频器vhdl

  2. 学习期间写的，参考了书上的例程 该代码实现了1~255整数分频，不管偶数奇数都可实现50%占空比

  3. 所属分类：其它

    • 发布日期：2010-07-03
    • 文件大小：288768
    • 提供者：nwpu1686

  1. Verilog任意整数分频模块

  2. Verilog语言编写的整数分频模块，只需调节分频数和分频位宽即可。

  3. 所属分类：专业指导

    • 发布日期：2010-08-13
    • 文件大小：253952
    • 提供者：zhoudaxian

  1. 能实现任意整数倍分频的分频器

  2. 任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器

  3. 所属分类：专业指导

  1. 基于CPLD_FPGA的半整数分频器的设计

  2. 基于CPLD_FPGA的半整数分频器的设计

  3. 所属分类：硬件开发

    • 发布日期：2011-03-03
    • 文件大小：132096
    • 提供者：shadyduck

  1. 基于VHDL的半整数分频器的设计

  2. 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计

  3. 所属分类：硬件开发

  1. vhdl任意整数分频模块

  2. vhdl任意整数分频模块,功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。,--//若分频系数为偶数，则输出时钟占空比为50%； --//若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分 --//频系数（当输入为50%时，输出也是50%）。

  3. 所属分类：专业指导

    • 发布日期：2011-05-13
    • 文件大小：2048
    • 提供者：renyanyang1989

  1. 实现任意整数分频的VHDL代码

  2. 实现任意整数分频的VHDL代码，很实用的代码

  3. 所属分类：硬件开发

    • 发布日期：2012-10-16
    • 文件大小：830
    • 提供者：phd11

  1. EDA 任意整数分频分频器

  2. 非常经典的一款分频程序，绝对实用 功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。 其中F_DIV为分频系数，分频系数范围为1~2^n (n=F_DIV_WIDTH) 若要改变分频系数，改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 若分频系数为偶数，则输出时钟占空比为50%； 若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分 频系数（当输入为50%时，输出也是50%）。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-14
    • 文件大小：2048
    • 提供者：sysk_msk_by

  1. wxhg实现任意整数分频的VHDL代码

  2. 实现任意整数分频的VHDL代码实现任意整数分频的VHDL代码实现任意整数分频的VHDL代码

  3. 所属分类：其它

    • 发布日期：2007-01-24
    • 文件大小：830
    • 提供者：wxhanshan

  1. verilog实现任意的整数分频器

  2. 此代码是使用verilog实现任意的整数分频，通过更改参数即可实现，包括testbench验证代码功能

  3. 所属分类：硬件开发

    • 发布日期：2015-07-11
    • 文件大小：7340032
    • 提供者：cherish_2014

  1. 基于CPLD\FPGA的半整数分频器的设计

  2. 这里给大家介绍一下基于CPLDFPGA的半整数分频器的设计.

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：70656
    • 提供者：weixin_38605801

  1. 基于CPLD/FPGA的半整数分频器的设计实例

  2. 笔者利用VIDL硬件描述语言和原理图输入方式，通过MAX+plusII开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了半整数分频器电路的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：139264
    • 提供者：weixin_38719564

  1. 基于FPGA/CPLD的半整数分频器设计及仿真

  2. 笔者利用VIDL硬件描述语言和原理图输入方式，通过MAX+plusII开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了半整数分频器电路的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：156672
    • 提供者：weixin_38605967

  1. 基于CPLD/FPGA的半整数分频器的设计实例

  2. 在数字逻辑电路设计中，分频器是一种基本电路。通常用来对某个给定频率进行分频，以得到所需的频率。整数分频器的实现非常简单，可采用标准的计数器，也可以采用可编程逻辑器件设计实现。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：104448
    • 提供者：weixin_38589150

  1. EDA/PLD中的基于CPLD/FPGA的半整数分频器的设计

  2. 摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器 1 引言 CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38576045

  1. EDA/PLD中的基于CPLD的任意整数半整数分频器设计

  2. 0 引言 在数字系统设计中，根据不同的设计需要，经常会遇到偶数分频、奇数分频、半整数分频等，有的还要求等占空比。在基于CPLD（复杂可编程逻辑器件）的数字系统设计中，很容易实现由计数器或其级联构成各种形式的偶数分频及非等占空比的奇数分频，但对等占空比的奇数分频及半整数分频的实现较为困难。 本文利用VHDL（甚高速集成电路硬件描述语言），通过Quartus Ⅱ 4.2开发平台，设计了一种能够实现等占空比的整数和近似等占空比的半整数分频器，这种设计方法原理简单，而且只需很少的CPLD逻辑宏单元。 1

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：57344
    • 提供者：weixin_38552292

  1. 基于CPLD/FPGA的半整数分频器的设计

  2. 摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。 关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器　1 引言CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门阵列）都是可编程逻

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：210944
    • 提供者：weixin_38686267
« 12 3 4 5 6 7 8 9 10 »