点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 时序仿真
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
使用modelsim进行仿真
ModelSimSE进行功能仿真和时序仿真 modelsim 中文.pdf Modelsim上机指导.pdf
所属分类:
嵌入式
发布日期:2009-07-29
文件大小:1048576
提供者:
kemi450
FPGA 设计流程 分为设计输入、综合、功能仿真(前仿真)、实现、时序仿真(后仿真)、配置下载等六个步骤
pga设计流程,分为设计输入、综合、功能仿真(前仿真)、实现、时序仿真(后仿真)、配置下载等六个步骤.
所属分类:
嵌入式
发布日期:2009-10-31
文件大小:126976
提供者:
shellyzhaojy
SDRAM控制器 能够时序仿真
sdram 控制器,能时序仿真,有很强实用性,第一次上传文件,希望对大家有用
所属分类:
嵌入式
发布日期:2010-04-17
文件大小:1048576
提供者:
zhouzhuang127
modelsim仿真,使用手册
modelsim仿真功能仿真(前仿真,代码仿真) 主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟,主要是验证电路与理想情况是否一致。可综合FPGA代码是用RTL级代码语言描述的,其输入为RTL级代码与Testbench.在设计的最初阶段发现问题,可节省大量的精力 门级仿真和时序列仿真 (后仿真) 使用综合软件综合后生成的门级网表进行仿真,不加入时延文件的仿真就是门级仿真.可以检验综合后的功能是否满足功能要求,其速度比功能仿真要慢,比时序仿真要快. 在门级仿真的基础上加
所属分类:
嵌入式
发布日期:2010-07-15
文件大小:583680
提供者:
lee117606
用ModelSimSE进行功能仿真和时序仿真的方法(ALTERA篇).pdf
学习fpga 用ModelSimSE进行功能仿真和时序仿真的方法
所属分类:
嵌入式
发布日期:2010-07-19
文件大小:889856
提供者:
kc153
MFSK调制VHDL程序及仿真
MFSK调制VHDL程序及仿真,有详细注释,时序仿真图
所属分类:
嵌入式
发布日期:2010-10-09
文件大小:92160
提供者:
yzq110120
Modelsim仿真资料(好).rar
初学ModelSimSE时被迷糊了几天的若干概念.pdf 用ModelSimSE进行功能仿真和时序仿真的方法(ALTERA篇).pdf 在ModelSimSE中添加ALTERA仿真库的详细步骤.pdf
所属分类:
嵌入式
发布日期:2010-12-01
文件大小:1048576
提供者:
yunqi415
静态时序分析在高速FPGA设计中的应用
介绍了采用 S TA(静态时序分析)对 FPGA(现场可编程门阵列 )设计进行时序验证的基本原理, 并介绍了几种与 S TA相关联的时序约束。针对时序不满足的情况, 提出了几种常用的促进时序收敛的方法。结合设计实例,阐明了 STA在高速、 大规模 FPGA开发中的应用。实践表明, 随着数字设计复杂度的增加,在后端的时序验证环节, 与传统的动态门级时序仿真相比, 采用STA方法的优势在于可以全面、 高效地完成验证任务。
所属分类:
硬件开发
发布日期:2011-01-04
文件大小:231424
提供者:
woshilaoyu
modelsim的三大仿真功能整理
自己整理的modelsim的仿真功能教程,修正了网上教程中,不能进入的步骤,并且附带一些教程,针对modelsim版本为6.2b
所属分类:
嵌入式
发布日期:2011-02-28
文件大小:705536
提供者:
est07
MSk调制解调器的设计与时序仿真
本文详细描述了从设计到时序仿真的整个过程 具有FPGA基础的设计人员,可以据此写入相应的芯片 实现程序的模块化
所属分类:
其它
发布日期:2011-04-25
文件大小:687104
提供者:
karmong
用ModelSimSE进行功能仿真和时序仿真的方法(ALTERA篇).rar
用ModelSimSE进行功能仿真和时序仿真的方法(ALTERA篇)是专业的
所属分类:
其它
发布日期:2011-08-10
文件大小:878592
提供者:
hantianwen
用ModelSimSE进行功能仿真和时序仿真的方法
用ModelSimSE进行功能仿真和时序仿真的方法很详细的讲解了用Modelsimse进行仿真的原理、方法、流程
所属分类:
硬件开发
发布日期:2011-10-24
文件大小:889856
提供者:
wangjie_2009
Modelsim的时序仿真(正旋波仿真适合初学者)
Modelsim的时序仿真(正旋波仿真适合初学者) 适合刚学modelsim仿真的人 时序仿真 讲的很详细
所属分类:
硬件开发
发布日期:2012-04-19
文件大小:164864
提供者:
aaaa14730497
Modelsim后仿真(时序仿真)
EDA工具以ALTERA的Quartus II 9.0为例,使用Verilog DHL,讲解如何使用Quartus II 9.0生成ModelSim 6.2b时序仿真所需的.vo及.sdo文件,以及如何使用该文件在第三方仿真工具ModelSim进行时序仿真。详细内容可以看我的博客:http://blog.csdn.net/jackinzhou/article/details/7865905
所属分类:
硬件开发
发布日期:2012-08-18
文件大小:2097152
提供者:
jackinzhou
用ISE与Modelsim进行FPGA后仿真(时序仿真)的两种方法
用ISE与Modelsim进行FPGA后仿真(时序仿真)的两种方法
所属分类:
嵌入式
发布日期:2014-02-23
文件大小:1033216
提供者:
u011986223
Modelsim时序仿真中遇到的三个问题
由于HDL设计中没有采用复位信号,系统的初始化完全依靠FPGA器件上电后各个寄存器的缺省状态,虽然在QuartusII下进行基于波形激励的时序仿真没有问题,但是针对HDL源代码 的功能仿真无法进行。无奈之下只好尝试对布局布线后的网表进行仿真,网表的功能仿真做对了,在尝试时序仿真时却遇到了几个问题。
所属分类:
其它
发布日期:2020-08-03
文件大小:72704
提供者:
weixin_38626928
FPGA验证之功能仿真和时序仿真的区别与方法
这里我们使用一个波形发生器作为例子,来说明如何使用Modelsim对Quartus II生成的IP Core和相应的HDL文件进行功能仿真和时序仿真。这个例子里面使用到了由Quartus II生成的一个片上ROM存储单元。这种存储单元和RAM一样,都是基本的FPGA片上存储单元,在以后的设计里面会经常使用到。
所属分类:
其它
发布日期:2020-08-09
文件大小:154624
提供者:
weixin_38518885
Modelsim的功能仿真和时序仿真
通过对FPGA设计中功能仿真和时序仿真的详细介绍,有助于熟练应用ModelSim进行一系列仿真,同时也抛砖引玉地引导读者在实际中发现和应用ModelSim的调试程序、比较波形等其他功能。
所属分类:
其它
发布日期:2020-10-19
文件大小:75776
提供者:
weixin_38551143
基于AT89S51单片机接口电路的时序仿真研究
高阻态是数字电路接口器件一个重要的状态,是接口电路的硬件设计中容易忽视的一种状态。本文分析研究在某机床控制中74LS373接口芯片在单片机总线技术扩展I/O口时出现的总线冲突的时序仿真,使用接口芯片的高阻态可以有效解决多芯片I/O扩展时的总线冲突。
所属分类:
其它
发布日期:2020-10-16
文件大小:429056
提供者:
weixin_38733885
Siloti VE全新精确时序仿真再生技术有效提升IC设计生产力
Springsoft,近期宣布旗下关系企业美国Novas公司推出全新精确时序仿真再生技术 ~ Siloti Replay 模块,此功能是属于Siloti信号能见度增强系统Sim VE (Visibility Enhancement) 的附加模块。这项正在申请专利中的新技术可提高芯片仿真过程中所发生时序问题的侦错及修复效率。相较于传统仿真方式,此技术有效提升仿真速度并节省十倍以上的文件存取空间,同时提供芯片侦错过程中,侦错系统所需的精确时序信息。 门级电路(gate level)的时序仿真至
所属分类:
其它
发布日期:2020-11-30
文件大小:58368
提供者:
weixin_38611796
«
1
2
3
4
5
6
7
8
9
10
...
50
»