注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计时序收敛

  2. FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：3145728
    • 提供者：factzero

  1. FPGA的培训教程，主要讲FPGA的时序收敛

  2. FPGA的培训教程，主要讲FPGA的时序收敛

  3. 所属分类：硬件开发

    • 发布日期：2010-08-06
    • 文件大小：3145728
    • 提供者：bzl200888

  1. 静态时序分析在高速FPGA设计中的应用

  2. 介绍了采用 S TA(静态时序分析)对 FPGA(现场可编程门阵列 )设计进行时序验证的基本原理, 并介绍了几种与 S TA相关联的时序约束。针对时序不满足的情况, 提出了几种常用的促进时序收敛的方法。结合设计实例,阐明了 STA在高速、 大规模 FPGA开发中的应用。实践表明, 随着数字设计复杂度的增加,在后端的时序验证环节, 与传统的动态门级时序仿真相比, 采用STA方法的优势在于可以全面、 高效地完成验证任务。

  3. 所属分类：硬件开发

    • 发布日期：2011-01-04
    • 文件大小：231424
    • 提供者：woshilaoyu

  1. FPGA设计时序收敛

  2. 时序约束的概念 时序收敛流程 时序收敛流程－代码风格 时序收敛流程－综合技术 时序收敛流程－管脚约束 时序收敛流程－时序约束 时序收敛流程－静态时序分析 时序收敛流程－实现技术 时序收敛流程－FloorPlanner和PACE

  3. 所属分类：其它

    • 发布日期：2011-04-26
    • 文件大小：3145728
    • 提供者：raulzq

  1. FPGA设计时序收敛

  2. FGPA设计收敛流程，包括时序收敛流程中的代码书写规范、综合技术、管脚约束等

  3. 所属分类：嵌入式

    • 发布日期：2011-05-03
    • 文件大小：2097152
    • 提供者：c_he

  1. FGPA设计时序收敛

  2. FGPA设计收敛流程，包括时序收敛流程中的代码书写规范、综合技术、管脚约束等

  3. 所属分类：嵌入式

    • 发布日期：2011-05-03
    • 文件大小：234496
    • 提供者：c_he

  1. FPGA时序收敛

  2. 作者：Nelson Lau 单位：思博伦通信公司

  3. 所属分类：硬件开发

    • 发布日期：2011-12-08
    • 文件大小：676864
    • 提供者：sunjianty

  1. FPGA设计时序收敛

  2. FPGA设计时序收敛,很好的文档，对于FPGA的开发者来说，首先要关注的就是时序！

  3. 所属分类：硬件开发

    • 发布日期：2012-06-14
    • 文件大小：3145728
    • 提供者：diego01

  1. fpga时序收敛

  2. fpga时序收敛文档，介绍FPGA的时序收敛

  3. 所属分类：嵌入式

    • 发布日期：2015-03-20
    • 文件大小：676864
    • 提供者：zhongxueyan1987

  1. FPGA时序收敛

  2. FPGA时序收敛详细解释，周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求

  3. 所属分类：硬件开发

    • 发布日期：2017-12-16
    • 文件大小：3145728
    • 提供者：sugar20123

  1. 零基础学FPGA（二十五） 时序分析到SDRAM时序收敛下

  2. 本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：84992
    • 提供者：weixin_38618315

  1. 零基础学FPGA （二十四）静态时序分析到SDRAM时序收敛

  2. 本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：104448
    • 提供者：weixin_38729685

  1. 基于MCMM技术快速实现IC时序收敛

  2. MCMM技术，将工艺角和模式进行组合，对时序同时进行分析和优化，到达快速实现时序收敛的目的。该技术应用于一个80万门基于TSMC 0.152μm logic 工艺的电力网载波通信（PLC）芯片设计，设计实例表明，利用MCMM 技术不但可以解决时序难以收敛的问题，而且大大降低了芯片设计周期。 作者：裘武龙 于忠臣

  3. 所属分类：其它

    • 发布日期：2020-08-20
    • 文件大小：324608
    • 提供者：weixin_38690522

  1. EDA/PLD中的FPGA 时序收敛

  2. 您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。 　　虽然设计人员极其重视编码和仿真，但是他们对芯片在 FGPA 中的内部操作却知之甚少，这是情有可原的。因此，不正确的逻辑综合和时序问题（而非逻辑错误）成为大多数逻辑故障的根源。 　　但是，只要设计人员措施得当，就能轻松编写出能够创建可预测、可靠

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：113664
    • 提供者：weixin_38502722

  1. EDA/PLD中的Xplorer时序收敛技术

  2. 时序收敛(Timing Closure)指时序的不断逼近，原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程，以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的，嵌入在ISE工具中时序收敛设计流程。ISE有很多选项设置和策略，但是无法保证哪种选项或约束会对所有的设计带来最佳的效果。Xplorer技术能够帮助用户找到最佳的工具选项来实现时序要求或者找到设计的最高性能，它是用PERL脚本设计的一种时序收敛工具，通过采用不同策略和选项来运行多个布局布线版本并找出

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：40960
    • 提供者：weixin_38664159

  1. EDA/PLD中的使用基于图形的物理综合加快FPGA设计时序收敛

  2. 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而,这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。         最终的结果是,所有的三种传统 FPGA 综合方法需要

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：165888
    • 提供者：weixin_38594252

  1. 电源技术中的基于图形的物理综合加快FPGA设计时序收敛

  2. 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法，如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而，这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。 最终的结果是，所有的三种传统 FPGA 综合方法需要在前端综合与下游

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：113664
    • 提供者：weixin_38590309

  1. 使用基于图形的物理综合加快FPGA设计时序收敛

  2. 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而,这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。         终的结果是,所有的三种传统 FPGA 综合方法需要在

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：186368
    • 提供者：weixin_38565480

  1. Xplorer时序收敛技术

  2. 时序收敛(Timing Closure)指时序的不断逼近，原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程，以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的，嵌入在ISE工具中时序收敛设计流程。ISE有很多选项设置和策略，但是无法保证哪种选项或约束会对所有的设计带来的效果。Xplorer技术能够帮助用户找到的工具选项来实现时序要求或者找到设计的性能，它是用PERL脚本设计的一种时序收敛工具，通过采用不同策略和选项来运行多个布局布线版本并找出满足时序要求

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：39936
    • 提供者：weixin_38738528

  1. FPGA 时序收敛

  2. 您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。 　　虽然设计人员极其重视编码和仿真，但是他们对芯片在 FGPA 中的内部操作却知之甚少，这是情有可原的。因此，不正确的逻辑综合和时序问题（而非逻辑错误）成为大多数逻辑故障的根源。 　　但是，只要设计人员措施得当，就能轻松编写出能够创建可预测、可靠

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：119808
    • 提供者：weixin_38618140
« 12 3 4 5 6 »