注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 8为数字抢答器 8为数字抢答器

  2. 复习编码器、十进制加/减计数器的工作原理，设计可预置时间的定时电路分析与设计 时序控制电路。画出定时抢答器的整机逻辑电路图，掌握智力抢答器的工作原理及其设计方 法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。例如：555 定时器，优先编码器 74LS148 和 RS锁存器 74LS279 以及十进制同步加/减计数器 74LS192。

  3. 所属分类：专业指导

    • 发布日期：2009-09-26
    • 文件大小：11264
    • 提供者：beve2005205

  1. 数字逻辑复习课件-高校课件

  2. 数字逻辑课件，含逻辑函数及其简化，时序逻辑电路，组合逻辑电路等章节，内容比较详细，有例题

  3. 所属分类：专业指导

    • 发布日期：2009-10-27
    • 文件大小：8388608
    • 提供者：yaotota

  1. 华南理工数电复习资料

  2. 数电复习提纲（第五版） 第一章 数字逻辑概论 模拟信号：时间连续、数值也连续的物理量。 数字信号：时间和数值均离散的物理量，常用数字0和1表示。 (注意：0和1并不是普通代数中的数值，在数字电路中，应称为：逻辑0和逻辑1。注意与数值0，1区别) 数字电路按结构分为：组合逻辑电路和时序逻辑电路。 集成度：指每一芯片所包含的三极管（BJT\FET）的个数 按集成度分为： 小规模 中规模 大规模 超大规模 甚大规模

  3. 所属分类：专业指导

    • 发布日期：2013-03-30
    • 文件大小：1048576
    • 提供者：u010094260

  1. 时序逻辑电路复习

  2. 数电期末复习课件，学长只能帮你到这儿了

  3. 所属分类：嵌入式

    • 发布日期：2014-09-17
    • 文件大小：686080
    • 提供者：qq_15089127

  1. 数字电路模拟试题

  2. 数字电路期末复习题，欢迎大家下载，复习 《数字逻辑分析与设计》模拟试题 一、 单项选择题 1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ ）。 A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器 2. 下列电路中，属于时序逻辑电路的是( ) A. 编码器 B. 译码器 C. 数值比较器 D. 计数器 3. 若将一个TTL与非门（设输入端为A、B）当作反相器使用，则A、B端应如何连接（ ） A. A、B两端并联使用 B. A或B中有一个接低电平0 C.

  3. 所属分类：专业指导

    • 发布日期：2018-06-28
    • 文件大小：912384
    • 提供者：holal

  1. （北京大学 数字电路课程设计）八位数字抢答器 电路图

  2. 1）设计内容： 1，利用各种器件设计一个多路智力竞赛抢答器。 2，利用电路板对所设计的电路进行检验。 3，总结检验电路设计结果 2）学习要求： 1，复习编码器、十进制加/减计数器的工作原理，设计可预置时间的定时电路分析与设计时序控制电路。画出定时抢答器的整机逻辑电路图，掌握智力抢答器的工作原理及其设计方法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。例如：555定时器，优先编码器74ls148和rs锁存器74ls279以及十进制同步加/减计数器74ls192。另外对电路

  3. 所属分类：硬件开发

    • 发布日期：2018-08-06
    • 文件大小：135168
    • 提供者：qq_36589234

  1. 数电实验实验三CMOS参数测试讲义PPT

  2. 厦门大学数电实验讲义。PPT文档。各章节教学内容纲要 TTL与非门参数及逻辑特性的测试 CMOS门电路测试及TTL与CMOS接口设计 组合逻辑电路的分析和设计（一） 组合逻辑电路的分析和设计（二） 触发器的工作特性 MOORE型同步时序逻辑电路的分析和设计 集成二～五～十计数器应用 m脉冲发生器 移位寄存器及其应用 时基555和可再触发单稳态触发器 复习 考试

  3. 所属分类：讲义

    • 发布日期：2019-04-04
    • 文件大小：245760
    • 提供者：weixin_43531123

  1. 北理工《数字电路》复习总结

  2. 【请用OneNote打开】北京理工大学《数字电路》课程复习资料。主要包括： · Chap01 数制与编码； · Chap02 逻辑代数基础； · Chap03 逻辑门电路； · Chap04 组合逻辑电路； · Chap05 锁存器与触发器； · Chap06 常用时序电路组件； · Chap07 时序逻辑电路； · Chap08 脉冲信号的产生与整形； · Chap09 模数与数模变换器； · 数字电路知识点合集。 每章的复习为PPT+手写批注的形式，对重点内容和不容易理解的地方进行了说明和阐

  3. 所属分类：电信

    • 发布日期：2020-05-04
    • 文件大小：144703488
    • 提供者：weixin_43870101

  1. 2019年广工信工学院0626数电试卷及资料.zip

  2. 2019年广工信工学院0626数电试卷及资料 Mode LastWriteTime Length Name ---- ------------- ------ ---- d----- 2019/6/25 16:23 数电试卷 -a---- 2020/5/3 15:02 105850702 2019年广工信工学院0626

  3. 所属分类：教育

    • 发布日期：2020-05-03
    • 文件大小：104857600
    • 提供者：beyond706

  1. 计算机等级考试四级嵌入式系统开发工程师复习要点汇总.pdf

  2. 计算机等级考试四级嵌入式系统开发工程师复习要点汇总O随光 评enku.sui.me (1)调度:给定一组实时任务和系统资源,确定每个任务何时何地执行的整 个过程。 (2)抢占式调度:通常是优先级驱动的调度,如uCOS。优点是实时性好 反应快,调度算法相对简单,可以保证高优先级任务的时间约束;缺点是上下文 切换多 (3)非抢占式调度:通常是按时间片分配的调度,不允许任务在执行期间被 中断,仟务一旦占用处理器就必须执行完毕或自愿放弃,如 Wince。优点是上 下文切换少;缺点是处理器有效资源利用率低

  3. 所属分类：嵌入式

    • 发布日期：2019-08-17
    • 文件大小：392192
    • 提供者：qq_33211808

  1. 高级数字ic.docx

  2. 期末复习同步时序逻辑的优点 冒险不会影响功能 （时钟和异步复位除外） 电路中所有节点在存储操作时都已稳定。 在正确设计的电路中不会存在时序违规，免于亚稳态现象。 在设计时只需要考虑极少的时序约束。

  3. 所属分类：专业指导

    • 发布日期：2019-07-12
    • 文件大小：586752
    • 提供者：hertzx

  1. 计算机组成原理复习资料.pdf

  2. 计算机组成原理的复习资料by中大，这个里边总结的东西非常独到Computer Organization and design the hardware/Software Interface Fifth editic 性能度量公式:CPU性能公式:cPU时间=指令数*cP时钟周期时间 或 cPU时间=指令数CP时钟频率 指令数:执行某程序所需的指令数量;CPl:执行某个程序段时每条指令所需的时钟周 期数;时钟周期时间:时钟频率的倒数 功耗墙:功耗( Power),功率的损耗,在单位吋间中所消耗的能

  3. 所属分类：讲义

    • 发布日期：2019-07-04
    • 文件大小：1048576
    • 提供者：weixin_38889708

  1. 时序逻辑电路复习

  2. 时序逻辑电路，讲解计数器相关计数理论及触发器的性质和用法

  3. 所属分类：数据库

    • 发布日期：2013-03-26
    • 文件大小：664576
    • 提供者：u010035822

  1. 数字电路实验

  2. 掌握MSI时序器件74LS160、74LS194的逻辑功能和使用方法,掌握MSI时序逻辑电路的分析方法,复习时序逻辑电路的分析和设计

  3. 所属分类：嵌入式

    • 发布日期：2013-11-17
    • 文件大小：105472
    • 提供者：maoooooo