注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.rar

  2. www.bestlinux.cn西安万达嵌入式 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15

  3. 所属分类：C++

    • 发布日期：2009-05-06
    • 文件大小：4194304
    • 提供者：qiang215510171

  1. Verilog HDL硬件描述语言.rar

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-09-15
    • 文件大小：3145728
    • 提供者：wsedwsed

  1. 数字电子技术课件.rar

  2. 数字电子技术课件.rar 第一章 数制与编码 第二章逻辑代数基础 第三章逻辑门电路 第四章组合逻辑电路 第五章集成触发器 第六章时序逻辑电路 第七章脉冲波形的产生与整形 第八章 半导体存储器 第十章 AD、DA

  3. 所属分类：专业指导

    • 发布日期：2009-12-04
    • 文件大小：5242880
    • 提供者：zhenwenxian

  1. 华为静态时序分析与逻辑设计.rar

  2. 这个资源是华为内部进行培训时用的，对fpga开发中的时序分析很有帮助，对初学者而言更是大有用处

  3. 所属分类：硬件开发

    • 发布日期：2011-01-24
    • 文件大小：699392
    • 提供者：xilinxilove

  1. ARM9平台下的CMOS图像传感器数据采集系统.rar

  2. 随着CMOS技术的发展及市场需求的增加，CMOS图像传感 器得以迅速发展。由于采用了CMOS技术，可以将像素阵列与外围支持电路(如图像传感器核心、单一时钟、所有的时序逻辑、可编程功能和A/D转换器)集成在同一块芯片上。与CCD(电容祸合器件)图像传感器相比，CMOS图像传感器将整个图像系统集成在一块芯片上，具有体积小、重量轻、功耗低、编程方便、易于控制等优点，因此，CMOS图像传感器的应用己经变得越来越广泛。

  3. 所属分类：C

    • 发布日期：2011-05-22
    • 文件大小：223232
    • 提供者：authority111

  1. 时序逻辑.rar

  2. 时序逻辑.rar

  3. 所属分类：iOS

    • 发布日期：2012-05-24
    • 文件大小：1048576
    • 提供者：q123456789098

  1. 1数字逻辑基础篇.rar

  2. 数字逻辑基础，关于数字电路时序逻辑的一些基础学习包，讲的很详细

  3. 所属分类：讲义

    • 发布日期：2019-07-25
    • 文件大小：20971520
    • 提供者：moodymoyu

  1. visio 波形工具.rar

  2. 用于快速绘制FPGA时序以及模块图的工具，内含FPGA设计，逻辑组件和状态机组件三个快速绘制小工具，可以帮助迅速画出相关时序模块说明，节省时间，非常好用！

  3. 所属分类：其它

    • 发布日期：2020-04-15
    • 文件大小：143360
    • 提供者：weixin_39211571

  1. 74LS192.rar

  2. 1. 在基于全加器基础上，增加寄存器和D触发器的结构 2. 可进行无符号数的处理，且可异步复位 3. VHDL代码以及RTL netlist 4. 时序逻辑仿真以及仿真结果分析

  3. 所属分类：硬件开发

    • 发布日期：2020-04-13
    • 文件大小：201728
    • 提供者：qjrrjq

  1. 单片机开发应用模块.rar

  2. 单片机是由运算器、控制器、主要寄存器三个模块组成的。 运算器由运算部件算术逻辑单元、累加器和寄存器等几部分组成。ALU的作用是把传来的数据进行算术或逻辑运算，输入来源为两个8位数据，分别来自累加器和数据寄存器。ALU能完成对这两个数据进行加、减、与、或、比较大小等操作，最后将结果存入累加器。 控制器由程序计数器、指令寄存器、指令译码器、时序发生器和操作控制器等组成，是发布命令的“决策机构”，即协调和指挥整个微机系统的操作。

  3. 所属分类：嵌入式

    • 发布日期：2020-04-01
    • 文件大小：47185920
    • 提供者：weixin_43599390

  1. FPGA时序设计的Viso形状库.rar

  2. Visio用来画波形图的几个形状库：包括FPGA DESIGN，逻辑组件，时序组件，状态机组件。

  3. 所属分类：硬件开发

    • 发布日期：2020-02-20
    • 文件大小：160768
    • 提供者：vinston

  1. 模拟电路与数字电路-ans.rar.rar

  2. 上篇为模拟部分，共4章，内容包括：半导体基础知识，放大电路基础，集成运算放大器，正弦波振荡电路。下篇为数字部分，共7章，内容包括：数字逻辑基础，门电路，组合逻辑电路，时序逻辑电路，脉冲产生与整形电路，数/模和模/数转换器，半导体存储器和可编程逻辑器件。

  3. 所属分类：讲义

    • 发布日期：2020-01-30
    • 文件大小：142336
    • 提供者：u012090488

  1. visio FPGA 模板.rar

  2. 包括状态机组件、逻辑组件、FPGA_DESIGN，有各种时序图组件，可随意编辑，适合论文、专利编辑使用。

  3. 所属分类：硬件开发

    • 发布日期：2019-12-29
    • 文件大小：142336
    • 提供者：hello__yang

  1. Altera_MAX_Plus_II_v10.2.rar

  2. max plus ii是一款专为PLD打造的开发编程软件，提供FPGA/CPLD开发集成环境，是世界上最大可编程逻辑器软件。在Max+plus ii上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。max plus ii设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理

  3. 所属分类：硬件开发

    • 发布日期：2020-06-17
    • 文件大小：203423744
    • 提供者：a6752615

  1. CarrySelAdder.rar

  2. 实现了基于进位选择结构的48bits二进制补码加法器，该方法和结构可以应用到更大位宽的加法中。资源包括使用通用逻辑和专用DSP实现的工程。使用通用逻辑时，速度可达到400MHz以上；使用DSP时，400MHz速度下仍有1ns以上的时序裕量，所以可以轻松的达到500MHz以上速度。

  3. 所属分类：其它

    • 发布日期：2020-06-14
    • 文件大小：1048576
    • 提供者：yinyeyy

  1. BLDC 绕组与霍尔传感器位置对应关系图.rar

  2. 带有电机旋转图的霍尔信号产生、绕组驱动对应关系时序图，逻辑关系表达式，以及查表算法的表格生成原理，本人原创，没有见过比这个更清晰地描述转子永磁体与霍尔传感器之位置关系、信号产生的时刻以及MOS管驱动顺序的相关文档，读过以后一定会获益匪浅。知其然更知其所以然。

  3. 所属分类：硬件开发

    • 发布日期：2020-06-25
    • 文件大小：145408
    • 提供者：zlfxia621208

  1. 数字逻辑整理ok-ppt.rar

  2. 数字电路与逻辑设计是计算机专业和电子信息类专业的一门硬件基础课。数字电路与逻辑设计：主要内容包括数字逻辑电路基础知识、逻辑门、逻辑代数与逻辑函数、组合逻辑电路、触发器、时序逻辑电路、半导体存储器和可编程逻辑器件、脉冲波形的产生与变换、数模和模数转换器。 数字电路与逻辑设计是计算机专业和电子信息类专业的一门重要硬件基础课，其理论性和实践性很强，尤其强调工程应用。数字电路又是现代电子技术、计算机硬件电路、通信电路、信息与自动化技术的基础。而且是集成电路设计的基础。在高速发展的电子产业中数

  3. 所属分类：专业指导

    • 发布日期：2020-07-13
    • 文件大小：103809024
    • 提供者：weixin_47312141

  1. 高级ASIC芯片综合.part5.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：12582912
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part4.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15728640
    • 提供者：NUCYJM1

  1. 26_2.ENET_Send_Receive.rar千兆以太网收发程序

  2. 用严格的组合逻辑和时序逻辑和状态机实现了千兆以太网和电脑的收发通讯，接受到的数据显示到数码管上。verilog硬件描述语言再quartus 13.1上编写，硬件采用的是黑金的AX530，程序自己写的，比黑金的程序逻辑清晰，注释全面

  3. 所属分类：互联网

    • 发布日期：2020-11-07
    • 文件大小：5242880
    • 提供者：qq_39521541
« 12 »