注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的抢答器设计

  2. 智力竞赛抢答计时器的设计 一、 课题说明在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置计时、计分、犯规奖惩计录等多种功能。 二、 设计要求 1、设计一个4组参加的智力竞赛抢答计时器。每组设置一个抢答按钮供抢答者使用。 2、电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响。此时，电路应具备自锁功能，使别组的抢答开

  3. 所属分类：硬件开发

    • 发布日期：2009-05-11
    • 文件大小：235520
    • 提供者：yinmy123456

  1. 基于MC68HC908KX2的ICG模块的应用研究

  2. Motorola单片机则使用了锁相环技术或内部倍频技术使内部总线速度大大高于时钟产生器的频率

  3. 所属分类：硬件开发

    • 发布日期：2010-04-08
    • 文件大小：223232
    • 提供者：wangfcbm

  1. 篮球竞赛30秒递减计时器

  2. 本文利用数字电路的知识设计了篮球竞赛30秒计时器，该计时器可通过启动和暂停/连续拨动开关实现断点计时功能，计时器递减到零时，发出光电报警信号。该计时器的设计采用模块化结构，有5个电路即秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路 ( 简称控制电路 ) 和报警电路5个部分组成。此电路是以时钟产生，触发，倒计时计数，译码显示为主要功能，在次结构的基础上，构造主体电路和辅助电路两个部分。倒计时计数末了时，继电器动作，控制用电器动作。

  3. 所属分类：专业指导

  1. AD9851模块说明

  2. AD9850_1 模块是采用ADI 应用最广泛的DDS（AD9850 和AD9851）制作的模块。ADI 的性能就不用多说了。模块主要参考AD9850 和AD9851 的资料做的。 主要功能特点： # 模块能够输出0~70MHz 正弦波和方波 # 采用70MHz 的低通滤波器，使波形的SN 比更好 # 并口和串口数据输入可以通过一个跳帽选择 # 产生DA 基准的（外接电阻）管脚引出，方便做输出波形的幅度调节应用 # 比较器的基准输入端电压由可变电阻产生，调节该电阻可以得到不同的占空比方波 #

  3. 所属分类：其它

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. 实用的基础msp430的模块程序C语言编程

  2. 包括基础时钟，ADC,DAC单通道单序列，多通道多序列等，锁相环，异步串行，，FLASH擦写，中断，比较捕获，PWM波形的产生，LCD模块程序，行列式键盘，基本定时器，DMA数据传输 捕获脉冲信号周期等

  3. 所属分类：C/C++

    • 发布日期：2011-08-26
    • 文件大小：295936
    • 提供者：elainev

  1. 飞思卡尔s12单片机—PIT和时钟产生器模块

  2. 飞思卡尔s12单片机—PIT和时钟产生器模块

  3. 所属分类：C/C++

    • 发布日期：2012-02-29
    • 文件大小：630784
    • 提供者：zmlrhao

  1. PIC32MX定时器

  2. PIC32 器件系列具有两种不同的定时器，具体取决于器件型号。对于软件应用程序或实时操作系 统，定时器可用于产生精确的基于时间的周期性中断事件。其他用途包括对外部脉冲进行计数， 或通过使用定时器的门控功能进行外部事件的精确时序测量。 除了个别例外，所有定时器都具有相同的功能电路。定时器大致可分为两种类型，即： • A 类定时器（带有门控功能的16 位同步/ 异步定时器/ 计数器） • B 类定时器（带有门控和特殊事件触发功能的16 位和32 位同步定时器/ 计数器） 所有定时器模块都具有以下公

  3. 所属分类：其它

    • 发布日期：2014-11-19
    • 文件大小：637952
    • 提供者：miaotouyang

  1. ICOP（昭营）嵌入式386SX CPU 微型电脑模块系列ICOP-6015/6用户手册（中文1.1）.pdf

  2. ICOP（昭营）嵌入式386SX CPU 微型电脑模块系列ICOP-6015/6用户手册（中文1.1）pdf,ICOP（昭营）嵌入式386SX CPU 微型电脑模块系列ICOP-6015/6用户手册（中文1.1）目录 第章前言 包装列表 规格 结构图 第章介绍 特征 规格 网络界面 第章安装 跳线设置 连接接口 设置 设置 看门狗定时器 第章网络界面 介绍 软件支持 附录 管脚定义 接口界面 并口接口界面 串口接口界面 键盘和 鼠标接口 总线接口 开发模块… 。看b。。春D。春·B。看。。着垂卷

  3. 所属分类：其它

    • 发布日期：2019-10-14
    • 文件大小：453632
    • 提供者：weixin_38743481

  1. 布线工程师如何充分“掌控”时钟信号？

  2. 在布线之前，采用极佳的时钟来用于合成及时序约束。约束的时钟定义可能出现在模块的顶层焊盘或引脚;可能出现在宏的输出，如锁延迟环(DLL) 或锁相环(PLL);或者作为产生的时钟出现在除法寄存器上。作者：安森美半导体公司 Billie Johnson

  3. 所属分类：其它

    • 发布日期：2020-08-18
    • 文件大小：150528
    • 提供者：weixin_38697328

  1. 电源技术中的利用宽压输入DC/DC模块电源实现EMI设计

  2. 电磁干扰（EMI） 是干扰电缆信号并降低信号完好性的电子噪音，EMI通常由电磁辐射发生源如马达和机器产生的。电磁干扰是人们早就发现的电磁现象，它几乎和电磁效应的现象同时被发现，1981年英国科学家发表"论干扰"的文章，标志着研究干扰问题的开始。1989年英国邮电部门研究了通信中的干扰问题，使干扰问题的研究开始走向工程化和产业化。电磁干扰源包括微处理器、微控制器、传送器、静电放电和瞬时功率执行元件，如机电式继电器、开关电源、雷电等。在微控制器系统中，时钟电路是最大的宽带噪声发生器，而这个噪声被扩散

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：83968
    • 提供者：weixin_38616505

  1. MAX262滤波器在多通道声发射监测仪中的应用

  2. 为了实现多通道声发射监测仪中对从传感器接收到的声发射信号进行低通三档和高通三档的程控滤波，基于可程控开关电容有源滤波器MAX262，设计出了一种由低通滤波器和高通滤波器级联而成的切比雪夫型带通滤波器，并通过单片机控制两介时钟产生器DS1099的使能端，选择不同的时钟频率，实现了信号处理模块中所有截止频率的覆盖。结合MAXIM公司提供的滤波器编程辅助软件，给出了各个频点的滤波器编程参数及软件设计主程序流程图，为多频段可程控滤波器的设计提供了新的思路与方法。实测结果表明，该滤波器的滤波效果良好。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：294912
    • 提供者：weixin_38721398

  1. 简析信号链基础的时钟抖动问题

  2. 引言 　　用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标（数据吞吐量和通信距离）确定抖动预算；同时还要考虑到组成通信链路的模块的局限性。本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。 图1:通信链路—抖动组件 　　图1显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统（时钟、发送器、通道和接收机）都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性（DJ）组件和一个随机组

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：134144
    • 提供者：weixin_38644599

  1. 通用定时器

  2. 每个事件管理器有两个通用定时器，事件管理器EVA使用定时器GP1和GP2，事件管理器EVB使用定时器GP3和GP4。每个通用定时器都可以独立使用，也可以多个定时器彼此同步使用。通用定时器的比较寄存器用作比较功能时可以产生PWM波形。当定时器工作在增或增减模式时，有3种连续工作方式，可使用可编程预定标的内部或外部输入时钟。通用定时器还为事件管理器的每个子模块提供基准时钟：GP1为比较器和PWM电路提供基准时钟；GP2为捕获单元和正交脉冲计数操作提供基准时钟。周期寄存器和比较寄存器有双缓冲，允许用户

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：81920
    • 提供者：weixin_38738272

  1. 嵌入式系统/ARM技术中的NiosII的I2C控制IP及其在成像系统中的应用

  2. 1 IP的硬件结构及寄存器 　　1.1 IP硬件结构 　　IP内部结构如图1所示。主要由波特率时钟寄存器、寄存器组控制器、并行I／O接口、I2C可编程接口、I2C接口引擎5个模块组成。 　　波特率时钟产生器用来产生I2C IP工作的基本时钟频率；寄存器组控制器用来对寄存器进行设置，设置数据通过并行I／O接口传送到该模块中；并行I／O接口模块用来处理可编程接口模块传送过来的命令；I2C可编程接口模块用来设置IP各个寄存器的地址；I2C接口引擎模块执行I2C总线上数据的传输。 　　1

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：269312
    • 提供者：weixin_38608378

  1. 安森美推出用于电信、网络和消费应用的PureEdge™高性能时钟产生器件

  2. 安森美半导体扩展其PureEdge高性能时钟产生产品系列，推出NB3N3002和NB3N5573这两款在同类产品中为最佳的器件。 　　NB3N3002和NB3N5573 是3.3伏(V)时钟产生器，生成频率可在25、100、125和200兆赫(MHz)之间选择的主时钟信令等级(HCSL)和亚皮秒(ps)抖动的优质时钟。这些器件非常适合于PCI Express、千兆位以太网(GbE)和双列直插内存模块(FBDIMM)应用。与标准的晶体振荡器和硅基竞争时钟产生器件相比，PureEdgeTM架

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：50176
    • 提供者：weixin_38698539

  1. 安森美针对网络应用推出高性能时钟产生器件

  2. 安森美半导体 (ON Semiconductor)扩展其PureEdge高性能时钟产生产品系列，推出NB3N3002和NB3N5573这两款在同类产品中为最佳的器件。NB3N3002和NB3N5573是3.3伏(V)时钟产生器，生成频率可在25、100、125和200兆赫(MHz)之间选择的主时钟信令等级(HCSL)和亚皮秒(ps)抖动的优质时钟。这些器件非常适合于PCI Express、千兆位以太网(GbE)和双列直插内存模块(FBDIMM)应用。与标准的晶体振荡器和硅基竞争时钟产生器件相比，

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：47104
    • 提供者：weixin_38710557

  1. 安森美推出电信用PureEdge时钟产生器件NB3N3002/5573

  2. 安森美半导体扩展其PureEdge高性能时钟产生产品系列，推出NB3N3002和NB3N5573。NB3N3002和NB3N5573是3.3伏(V)时钟产生器，生成频率可在25、100、125和200兆赫(MHz)之间选择的主时钟信令等级(HCSL)和亚皮秒(ps)抖动的优质时钟。这些器件非常适合于PCI Express、千兆位以太网(GbE)和双列直插内存模块(FBDIMM)应用。与标准的晶体振荡器和硅基竞争时钟产生器件相比，PureEdge架构提供更高的设计灵活性及更低的系统成本。 　　

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：49152
    • 提供者：weixin_38625559

  1. 单片机与DSP中的基于MC68HC908KX2的ICG模块的应用研究

  2. 引言     从8位单片机诞生至今，已近30年，由于芯片技术的发展使得单片机处理速度越来越快。MPU发展中表现出来的速度是以时钟频率越来越高为标志的，而单片机则有所不同，为提高单片机抗干扰能力，降低噪声，降低时钟频率而不牺牲运算速度是单片机技术发展的追求。一些8051单片机兼容厂商改善了单片机的内部时序，在不提高时钟频率的条件下，使运算速度提高了很多，Motorola单片机则使用了锁相环技术或内部倍频技术使内部总线速度大大高于时钟产生器的频率。例如MC68HC08单片机使用4.9 MHz外部

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：245760
    • 提供者：weixin_38698433

  1. RFID技术中的APON中155Mb／s突发式收发模块的设计及测试

  2. 摘要：主要研究APON中155Mb/s突发式光收发模块及其测试。对突发式发射模块中的自动功率控制电路提出了采用峰值控制的方法；对突发式接收模块采用了注入锁相环法的快速同步技术和直流耦合的动态阈值判决方案；设计了信号模拟产生器测试系统检测所研制的收发模块的性能。 关键词：突发模式 峰值自动功率控制 时钟恢复 动态阈值近年来，突发模式的数据传输方式正越来越多地应用于数字通信系统中。这些系统通过光纤、无线和同轴电缆等媒质实现点到多点的连接，其中以ATM为基础的无源光网络(APON)成为快速发展的

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：92160
    • 提供者：weixin_38731479
« 12 3 4 5 6 7 8 9 10 »