注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 产品目录 VersaMax_2k4.pdf.pdf

  2. 产品目录 VersaMax_2k4.pdfpdf,产品目录 VersaMax_2k4.pdf自动化 系列可编程控制器 产品样本 目录 1 VersaMax Plc和/0概述 2 VersaMax cpu和N 2-1 3 rsaMax/0模块 3-1 4电源模块和底座 4-1 5扩展模块和通讯模块 5-1 6编程和组态 6-1 7 VersaMax micr0和Nan0PC 7-1 A底板安装尺寸规格 B继电器触点额定容量 B-1 C电源负载需求 C D0模块的键锁总结 系列可编程控制器 和概述

  3. 所属分类：其它

    • 发布日期：2019-10-31
    • 文件大小：2097152
    • 提供者：weixin_38744375

  1. 松下电器 LT4H-W数字定时器.pdf

  2. 松下电器 LT4H-W数字定时器pdf,松下电器 LT4H-W数字定时器LT4H-W(ATL6 ■适用标准 安全标准 EN61812 污染程度2,过电压等级Ⅱ EMC EMI)EN610006-4 輻射干扰电场强度 55011 Group 1 classA 杂音端子电压 EN55011 Group 1 classA 、EMS)EN61000-6-2 静电放电抗扰度 IEC61000-4-24kV接触 8kV空气中 輻射电磁场抗扰度 IEC610004-310V/m调频(80MHz~1GHz) 1

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：2097152
    • 提供者：weixin_38744435

  1. MDO3000的101种用途.pdf

  2. MDO3000的101种用途pdf,MDO3000的101种用途MDo3000系列混合域示波器的101种用途 传感器和控制信号 34.仿真传感器输出信号 CANLLI TIII IIII Factor: 100X 20mF们:-8 35.检查滤波器响应 36.测量直放站稳定时间 37.复现模拟加速计输出 38.在理想信号中增加噪声,检查系统响应 Td: DCBE BEEE07BFE94SC 37EEHC1000380A 39.解码|S音频总线 40.计数旋转编码器中的脉冲 41.检查马达控制器的

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：924672
    • 提供者：weixin_38744153

  1. 丹佛斯 FC102系列暖通空调解决方案.pdf

  2. 丹佛斯 FC102系列暖通空调解决方案pdf,暖通空调解决方案 针对暖通空调行业的应用特点，提供FC102系列产品的技术数据。暖通空调系统 暖通空调行业中水泵、风机及压缩机为必需的 设备,而且耗电量巨大,在全年使月空调的现代化 宾馆及办公大楼中,风机、水泵及压缩机的用电量 占整个建筑用电量的30%·40%。如何将电死降卜 来,提高经济效益,越来越为相关负责人所重视。 在暖通空调系统中使用变频器,一方面可以极 大地节省水泵、风机及压缩机的电能,实现系统的 节能运行;另一方而可以提高系统的运行品质,

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：1048576
    • 提供者：weixin_38744270

  1. SD数据和时钟信号过冲问题解决

  2. 本文是关于SD数据和时钟信号过冲问题解决。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：71680
    • 提供者：weixin_38747087

  1. 基础电子中的解析有源晶振输出串联电阻的作用

  2. 晶振也分为无源晶振和有源晶振两种类型，而常用的晶振有100M晶振、125M晶振等等。有源晶振是一个完整的谐振振荡器。一般大公司硬件电路都有最小化设计，是长期经验总结出来的，为的是减少重复性劳动和确保产品质量。大家画图基本上直接抄模块电路，审查的人也按照标准电路检查，这样就不用每次都考虑如何设计。你说的晶振输出串电阻就来自于最小化设计，对于数字电路里最重要的时钟源部分，应该特别注意保证信号完整性，最小化设计中晶振外围电路除了电阻还要有一些其他器件。 　　串电阻是为了减小反射波，避免反射波叠加引起

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：51200
    • 提供者：weixin_38515573

  1. 单片机与DSP中的时钟分配芯片在高速并行数据采集中的应用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：228352
    • 提供者：weixin_38595606

  1. 单片机与DSP中的时钟分配芯片在调整并行数据采集中的作用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：196608
    • 提供者：weixin_38536841

  1. 基础电子中的正确认识信号完整性问题

  2. 实际上，由于设计成本和复杂度等原因，并不是所有的信号完整性问题都需要克服。只要能够找出对系统造成危害的主要因素，以采用相应的解决方案即可。在某些应用中适度的过冲可以使信号沿变陡，提高了响应速度，但是会使抗干扰能力下降并干扰其他信号等。以下利用捕获到的波形来进行分析和识别。 　　(1) 反射与延迟：由于阻抗不匹配及传输线过长造成如图1所示的包括反射和延迟的信号波形. 　　如果图1所示的波形是一个时钟信号，当上升阶段出现的下摆幅度过大，会造成系统的二次触发，同样的情况在下降阶段也会出现。如果信号

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：140288
    • 提供者：weixin_38590567

  1. 解析有源晶振输出串联电阻的作用

  2. 晶振也分为无源晶振和有源晶振两种类型，而常用的晶振有100M晶振、125M晶振等等。有源晶振是一个完整的谐振振荡器。一般大公司硬件电路都有化设计，是长期经验总结出来的，为的是减少重复性劳动和确保产品质量。大家画图基本上直接抄模块电路，审查的人也按照标准电路检查，这样就不用每次都考虑如何设计。你说的晶振输出串电阻就来自于化设计，对于数字电路里重要的时钟源部分，应该特别注意保证信号完整性，化设计中晶振外围电路除了电阻还要有一些其他器件。 　　串电阻是为了减小反射波，避免反射波叠加引起过冲。有时，不

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：50176
    • 提供者：weixin_38639872

  1. PCB板设计中匹配电阻的作用解析

  2. 1、阻抗匹配阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式阻抗匹配有串行和并行两种方式；根据信号源频率阻抗匹配可分为低频和高频两种。 　　（1）高频信号一般使用串行阻抗匹配。串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度成反比。在嵌入式系统中，一般频率大于20M的信号且PCB走线长度大于5cm时都要加串行匹配电阻，例如系统中的时钟信号、数据和地址总线信号等。串行匹配电阻的作用有两个： 　　◆减少高频噪声以及边沿过冲。如果一个信号的边沿非常陡

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：81920
    • 提供者：weixin_38634065

  1. 高速PCB设计影响信号质量的5大问题

  2. 在高速PCB设计中，“信号”始终是工程师无法绕开的一个知识点。不管是在设计环节，还是在测试环节，信号质量都值得关注。在本文中，我们主要来了解下影响信号质量的5大问题。　　根据目前工作的结论，信号质量常见的问题主要表现在五个方面：过冲，回冲，毛刺，边沿，电平。　　1）过冲　　　▲过冲图　　过冲带来的问题是容易造成器件损坏，过冲过大也容易对周围的信号造成串扰。造成过冲大的原因是不匹配，消除的方法有始端串电阻或末端并阻抗（或电阻）。　　2）毛刺　　▲毛刺图　　毛刺作用在高速器件上，容易造成误触发、控制

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：81920
    • 提供者：weixin_38614377

  1. PCB板设计阻抗匹配和零欧姆电阻作用解析

  2. 阻抗匹配 　　阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式阻抗匹配有串行和并行两种方式；根据信号源频率阻抗匹配可分为低频和高频两种。 　　高频信号一般使用串行阻抗匹配 　　串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度成反比。在嵌入式系统中，一般频率大于20M的信号且PCB走线长度大于5cm时都要加串行匹配电阻，例如系统中的时钟信号、数据和地址总线信号等。串行匹配电阻的作用有两个： 　　§减少高频噪声以及边

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：103424
    • 提供者：weixin_38691055

  1. PLC中常见的模块有哪些

  2. 在高速PCB设计中，“信号”始终是工程师无法绕开的一个知识点。不管是在设计环节，还是在测试环节，信号质量都值得关注。在本文中，我们主要来了解下影响信号质量的5大问题。　　根据目前工作的结论，信号质量常见的问题主要表现在五个方面：过冲，回冲，毛刺，边沿，电平。　　1）过冲　　高速PCB设计影响信号质量的5大问题　　▲过冲图　　过冲带来的问题是容易造成器件损坏，过冲过大也容易对周围的信号造成串扰。造成过冲大的原因是不匹配，消除的方法有始端串电阻或末端并阻抗（或电阻）。　　2）毛刺　　高速PCB设计影

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：48128
    • 提供者：weixin_38751861

  1. 时钟分配芯片在高速并行数据采集中的应用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单片A

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：308224
    • 提供者：weixin_38699352

  1. 时钟分配芯片在调整并行数据采集中的作用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单片A

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：260096
    • 提供者：weixin_38653687