注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 时钟分频（Clock_Dividers_Made_Easy）

  2. 时钟分频（Clock_Dividers_Made_Easy）

  3. 所属分类：C/C++

    • 发布日期：2009-10-19
    • 文件大小：120832
    • 提供者：botaizi

  1. 基于FPGA的多种分频设计与实现

  2. 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-09
    • 文件大小：176128
    • 提供者：william69

  1. VHDL_分频器 支持任意整数分频

  2. 一个简单的时钟分频器 VHDL语言写的

  3. 所属分类：其它

  1. verilog时钟分频

  2. 一个简单的时钟分频程序，可以实现2、4、8、16、11等偶数和奇数分频。 只需要简单修改一下程序就可以实现任意整数分频

  3. 所属分类：其它

    • 发布日期：2011-07-27
    • 文件大小：1024
    • 提供者：huha3550

  1. MSP430对外部时钟分频

  2. 利用MSP430的比较模式，对外部输入的时钟分频。

  3. 所属分类：C

    • 发布日期：2011-07-28
    • 文件大小：770
    • 提供者：xiaoxiaoxibei

  1. DIV时钟分频verilog程序

  2. 时钟分频的verilog程序，已通过验证

  3. 所属分类：硬件开发

    • 发布日期：2012-07-13
    • 文件大小：417
    • 提供者：bitzhangfeng

  1. 用Verilog编的时钟分频程序

  2. 这是光通信中PPM调制方式中的时钟分频程序，此程序使用Verilog语言编程，并且编译成功，希望对大家有所帮助

  3. 所属分类：硬件开发

    • 发布日期：2014-12-25
    • 文件大小：392192
    • 提供者：wm978864289

  1. Verilog时钟分频

  2. verilog 时钟分频,50Mhz分频成5Mhz的实现代码

  3. 所属分类：其它

    • 发布日期：2015-01-26
    • 文件大小：2048
    • 提供者：niupanpan

  1. 基于verilog的时钟分频器

  2. 基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频系数，就可以在示波器上获得相应分频后的波形

  3. 所属分类：硬件开发

    • 发布日期：2015-05-14
    • 文件大小：994304
    • 提供者：qq_15465075

  1. 电路分析：AD9522时钟分频电路原理

  2. 在集成度高度发展的今天，不能靠多个晶振源来解决问题，而且一旦晶振固定那么它的灵活性和可移植性必然受到很大影响，所以一些时钟分频芯片应运而生，今天我们将举一个很有代表性的AD9522时钟分频芯片的典型应用来达到一个抛砖引玉的作用。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：64512
    • 提供者：weixin_38665822

  1. STM8L芯片启动时钟分频问题及发现

  2. 近日正在研究STM8L低功耗单片机，发现实际启动复位后的单片机时钟主频是16MHz（内部高速时钟源），可是其参考手册上所说明的却是“复位时钟为16MHz/8”即8分频后的时钟频率。也就是说理论上应该是2MHz。实践和资料发生了冲突，下一步就是试探着寻找原因。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：52224
    • 提供者：weixin_38699757

  1. 完美的时序：用抖动与相位噪声测量做时钟分频

  2. 当测量超低抖动的器件与设备时，工程师们必须时刻问一个问题：测得的值是来自DUT（待测设备），还是来自测试设备。工程师们也总在寻找一些能扩展手头设备能力的方法。本文描述了一些实用的方式，用于将较高频率VCO（压控振荡器）的时钟信号做分频处理。 　　大多数用于测量抖动的现代设备都可以划分到两大类中的一个：时域或频域。时域设备通常是一种高速数字示波器的形式，有高的单次采样带宽。频域设备一般的形式是频谱分析仪、带相位噪声测量功能的频谱分析仪，或相位噪声分析仪。这两大类中，每一类设备都有自己的优点与缺点

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：333824
    • 提供者：weixin_38687904

  1. 嵌入式系统/ARM技术中的浅析AD9522时钟分频电路原理

  2. 摘要：在嵌入式系统设计中我们经常要使用到各种频率的时钟，供给DSP或者FPGA等硬件芯片，使其正常工作。 　　在集成度高度发展的今天，不能靠多个晶振源来解决问题，而且一旦晶振固定那么它的灵活性和可移植性必然受到很大影响，所以一些时钟分频芯片应运而生，今天我们将举一个很有代表性的AD9522时钟分频芯片的典型应用来达到一个抛砖引玉的作用。 　　一、AD9522简介 　　1.外部特性 　　A D 9 5 2 2是一个多路时钟输出和分配功能的芯片，本身支持亚皮秒抖动性能，在芯片内部还集成了PL

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：262144
    • 提供者：weixin_38728360

  1. EDA/PLD中的CoolRunner-II器件的使用时钟分频器

  2. CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延迟后输出分频信号。时钟分频系数η为2、 4、 6、 8、 10、 12、 14和16。　　ISE 10设计工具中的XST综合工具可以自动地推论以下分频模块库。　　（1）CLK_DIVn：不带复位和延迟控制的分频器（η为2、4、6、8、10、12、14和16）。　

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38659812

  1. CoolRunner-II器件的时钟分频器模块

  2. 在CoolRunner-Ⅱ器件中，嵌入了时钟分频器(Clock Dividr)模块(XC2C128以⊥的器件)，如图1所示．该佼块为独立的硬核，不占用器件中的宏单元，分频系数为2、4、6、8 lO 12、占空比为50％且延迟非常小(典型值为50 ps)。 　　图１　时钟分频器模块 　　需要分频的时钟信号由全局时钟输入脚(GCK2)输入，尽管分频系数为鸭数倍，但是可利用CootRunne-Ⅱ器件巾双沿触发器功能．也可实砚奇数的时钟分频，如实现时钟的3分频，如图2所示。 　　图２　３分

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：113664
    • 提供者：weixin_38736562

  1. 光电混合的光时钟分频/倍频器

  2. 提出并分析验证了一种光电混合结构的光时钟分频/倍频器系统，该系统通过光电转换后的反馈调制来实现光时钟信号的分频/倍频操作。分频过程类似于D触发器的输出信号反馈控制输入端信号的原理；在不更换器件的情况下，简单改变反馈顺序，还可以实现光时钟信号的倍频。从时/频域的角度分别讨论了分频/倍频的原理，在实验上验证了所提方案的可行性，从一路10 GHz的光时钟信号出发分别得到了5 GHz的光、电分频时钟信号和20 GHz的光时钟倍频信号。该系统结构简单，性能稳定，对光信号的波长透明且无需光、电滤波，并同时具

  3. 所属分类：其它

    • 发布日期：2021-02-25
    • 文件大小：5242880
    • 提供者：weixin_38736652

  1. 时钟分频器-源码

  2. 时钟分频器

  3. 所属分类：其它

    • 发布日期：2021-02-16
    • 文件大小：212992
    • 提供者：weixin_42104947

  1. 基于法布里-珀罗半导体激光器实现高重复频率光脉冲的时钟分频

  2. 实验研究了重复速率为6.32 GHz的光脉冲注入法布里-珀罗(Fabry-Pérot)半导体激光器实现3.16 GHz光脉冲输出的时钟分频现象,讨论了Fabry-Pérot半导体激光器的偏置电流、注入光功率、注入光光谱以及光谱线宽等因素对时钟分频的影响。利用光注入半导体激光器产生的周期二振荡非线性动力学特性,实现了高重复速率光脉冲的时钟分频。研究表明,当注入光的光谱较窄且锁定Fabry-Pérot半导体激光器某一纵模时,在较低的偏置电流和一定的注入光功率时,时钟分频才能发生。采用半导体激光器的速

  3. 所属分类：其它

    • 发布日期：2021-02-10
    • 文件大小：1048576
    • 提供者：weixin_38624975

  1. 完美的时序：用抖动与相位噪声测量做时钟分频

  2. 当测量超低抖动的器件与设备时，工程师们必须时刻问一个问题：测得的值是来自DUT（待测设备），还是来自测试设备。工程师们也总在寻找一些能扩展手头设备能力的方法。本文描述了一些实用的方式，用于将较高频率VCO（压控振荡器）的时钟信号做分频处理。 　　大多数用于测量抖动的现代设备都可以划分到两大类中的一个：时域或频域。时域设备通常是一种高速数字示波器的形式，有高的单次采样带宽。频域设备一般的形式是频谱分析仪、带相位噪声测量功能的频谱分析仪，或相位噪声分析仪。这两大类中，每一类设备都有自己的优点与缺点

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：397312
    • 提供者：weixin_38587705

  1. CoolRunner-II器件的使用时钟分频器

  2. CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延迟后输出分频信号。时钟分频系数η为2、 4、 6、 8、 10、 12、 14和16。　　ISE 10设计工具中的XST综合工具可以自动地推论以下分频模块库。　　（1）CLK_DIVn：不带复位和延迟控制的分频器（η为2、4、6、8、10、12、14和16）。　

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：30720
    • 提供者：weixin_38548231
« 12 3 4 5 6 7 8 9 10 ... 40 »