注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 时钟抖动(CLK)和相位噪声之间的转换

  2. 介绍了时钟抖动和相位噪声之间的换算原理和公式

  3. 所属分类：硬件开发

    • 发布日期：2011-08-13
    • 文件大小：121856
    • 提供者：eande76

  1. 采样中时钟抖动建模与仿真分析

  2. 本文中数学建模开始，对采样过程中的时钟抖动进行了分析，并通过建立的数学模型进行了matlab仿真，将仿真结果过与理论结果进行了分析和讨论，对于深入学习时钟抖动对采样过程的影响是一份很好的资料

  3. 所属分类：3G/移动开发

    • 发布日期：2012-02-24
    • 文件大小：797696
    • 提供者：cwb0710575126

  1. 时钟抖动对光纤接入数字中频系统的影响分析

  2. 时钟抖动对光纤接入数字中频系统的影响分析

  3. 所属分类：硬件开发

    • 发布日期：2012-06-11
    • 文件大小：574464
    • 提供者：wadeqqqqq

  1. 基于ADC检测技术的时钟抖动分析论文

  2. cnki上关于时钟抖动的论文，相关学习者看过来！很有用

  3. 所属分类：专业指导

    • 发布日期：2013-11-24
    • 文件大小：10485760
    • 提供者：wangzhao8928

  1. 时钟抖动和相位噪声对数据采集的影响

  2. 时钟抖动和相位噪声 对数据采集的影响，是一篇极好的文章。。

  3. 所属分类：硬件开发

    • 发布日期：2014-06-05
    • 文件大小：594944
    • 提供者：ustcer2

  1. 使用电压穿越检测DAC降低CT∑-Δ调制器时钟抖动灵敏度

  2. 调制器介绍：一个固定脉冲反馈DAC是为了减少CT中的时钟抖动敏感性。与传统的解决减少时钟抖动影响方案相比，建议采用固定脉冲反馈技术来实现较高的反馈精度。通过施加电压穿越检测，可以生成不受时钟抖动影响的固定形状反馈脉冲。自复位过零检测器也被设计以降低电力消耗。设计建议的反馈DAC能够被设计实现使用2阶I位CT（调制器设计）。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-29
    • 文件大小：1048576
    • 提供者：hhkyan

  1. 时钟抖动与歪斜的介绍

  2. 介绍有关时钟抖动与歪斜的文章，对于希望了解这方面知识的人是一个好的资源

  3. 所属分类：专业指导

    • 发布日期：2010-08-24
    • 文件大小：19456
    • 提供者：luckmdw

  1. (多图)时钟抖动和相噪及其测量方法

  2. 抖动是衡量时钟性能的重要指标，抖动一般定义为信号在某特定时刻相对于其理想位置的短期偏移。这个短期偏移在时域的表现形式为抖动（下文的抖动专指时域抖动），在频域的表现形式为相噪。本文主要探讨下时钟抖动和相噪以及其测量方法，以及两者之间的关系。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：83968
    • 提供者：weixin_38609247

  1. 详解不同类型的时钟抖动

  2. 抖动定义为信号距离其理想位置的偏离。本文将重点研究时钟抖动，并探讨下面几种类型的时钟抖动：相邻周期抖动、周期抖动、时间间隔误差（TIE）抖动、相位噪声及相位抖动。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：56320
    • 提供者：weixin_38556205

  1. 高速链路时钟抖动规范基础知识

  2. 本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：51200
    • 提供者：weixin_38500572

  1. 理解不同类型的时钟抖动

  2. 抖动定义为信号距离其理想位置的偏离。本文将重点研究时钟抖动，并探讨下面几种类型的时钟抖动：相邻周期抖动、周期抖动、时间间隔误差(TIE)抖动、相位噪声及相位抖动。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：356352
    • 提供者：weixin_38695159

  1. 时钟抖动解秘——高速链路时钟抖动规范基础知识

  2. 本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：95232
    • 提供者：weixin_38566180

  1. 高速ADC时钟抖动及其影响的研究

  2. 从ADC的输入信号及时钟源的自身参数着手，主要分析了输入信号幅值、频率、采样频率对时钟抖动及ADC信噪比的影响，根据ADC手册数据提供的信息给出了时钟抖动的计算方法，并对计算结果和实际测量结果进行分析比较，进一步提出了减少时钟抖动方法。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：286720
    • 提供者：weixin_38593701

  1. NS LMK04800双回路PLL低噪音时钟抖动清理方案

  2. NS公司的LMK04800系列是双回路PLL的低噪音时钟抖动清理器，具有超低的RMS抖动性能：12kHz－20MHz为111fsRMS，100Hz－20MHz为123fsRMS，工作电压3.15V到3.45V，时钟速率高达1536MHz，可以满足新一代系统所需的要求，主要用在数据转换器时钟/无线基础设备，网络，SONET/SDH,DSLAM，医疗/视频/军用/航天以及测试测量设备。本文介绍了LMK04800主要特性，详细方框图和多种模式下的功能方框图以及典型应用电路。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：336896
    • 提供者：weixin_38700320

  1. 信号链基础：时钟抖动解秘—高速链路时钟抖动规范基础知识

  2. 本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：138240
    • 提供者：weixin_38565480

  1. 信号链基础之时钟抖动解秘

  2. 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标（数据吞吐量和通信距离）确定抖动预算；同时还要考虑到组成通信链路的模块的局限性。本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：107520
    • 提供者：weixin_38637144

  1. 简析信号链基础的时钟抖动问题

  2. 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标（数据吞吐量和通信距离）确定抖动预算；同时还要考虑到组成通信链路的模块的局限性。本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：139264
    • 提供者：weixin_38713167

  1. 高速链路时钟抖动规范基础知识

  2. 本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标（数据吞吐量和通信距离）确定抖动预算。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：136192
    • 提供者：weixin_38637805

  1. 模拟技术中的准确地估算采样时钟抖动的方法分析

  2. 新型的高速ADC都具备高模拟输入带宽（约为最大采样频率的3到6倍），因此它们可以用于许多欠采样应用中。ADC设计的最新进展极大地扩展了可用输入范围，这样系统设计人员便可以去掉至少一个中间频率级，从而降低成本和功耗。在欠采样接收机设计中必须要特别注意采样时钟，因为在一些高输入频率下时钟抖动会成为限制信噪比（SNR）的主要原因。 　　本系列文章共有三部分，"第1部分"重点介绍如何准确地估算某个时钟源的抖动，以及如何将其与ADC的孔径抖动组合。在"第2部分"中，该组合抖动将用于计算ADC的SRN,然

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：364544
    • 提供者：weixin_38624557

  1. 存储/缓存技术中的级联PLL超低噪声精密时钟抖动滤除技术研究

  2. 摘要：时钟是高速数据转换器、卫星数字调制解调等定时、触发的基准，而因为信号源或晶振本身及外部随机噪声、抽样间隔误差波动等引起的时钟抖动则成为影响通信系统中精度和信号质量的关键因素。 　　本文针对全方位的信号路径系统中的高速全差分运放及高频宽14位模拟/数字转换器的随机及固定时钟抖动，具体分析、研究了超低噪声兼时钟抖动滤除技术。研究选用双级联PLLatinum架构，配置高性能压控振荡器（VCXO），很好地实现了降噪和时钟抖动滤除的作用。 　　0 引言 　　随着电子信息技术的发展，数据传输在军

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：218112
    • 提供者：weixin_38513794
« 12 3 4 5 6 7 8 9 10 ... 30 »