注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 2.5Gbps时钟数据恢复电路

  2. 2.5Gbps时钟数据恢复电路 pdf论文

  3. 所属分类：专业指导

    • 发布日期：2009-05-05
    • 文件大小：366592
    • 提供者：area88

  1. 基于FPGA实现高速串行链路数据恢复的方法

  2. 介绍基于FPGA实现高速串行链路数据恢复的方法,对于各种高速串行信号（如SDI、ASI等）的时钟恢复给出了办法

  3. 所属分类：硬件开发

    • 发布日期：2012-07-05
    • 文件大小：1048576
    • 提供者：hbicecream1

  1. 高速串行时钟数据恢复

  2. 随着数字电路从并行发展到高速串行，高速串行时钟数据恢复

  3. 所属分类：硬件开发

    • 发布日期：2013-04-24
    • 文件大小：106496
    • 提供者：u010444035

  1. DS1302时钟芯片电子时钟显示C程序

  2. /******************************************************************************* * 标题: 试验数码管显示时钟 * * * * 通过本例程了解 DS1302时钟芯片的基本原理和使用 ,理解并掌握DS1302时钟芯片 * * 驱动程序的编写以及实现数字字符在数码管中的显示。 * * *******************************************************************

  3. 所属分类：C

    • 发布日期：2013-05-07
    • 文件大小：394240
    • 提供者：u010592694

  1. 基于FPGA的高速时钟数据恢复电路的实现_李湘琼.pdf

  2. 该文档是基于FPGA实现的高速时钟数据恢复，对用FPGA实现CDR有很大帮助，希望可以帮到学习这一块的工程师。

  3. 所属分类：硬件开发

    • 发布日期：2020-02-22
    • 文件大小：633856
    • 提供者：yanglei299

  1. clock data recovery cdr 时钟数据恢复 专利

  2. 标题 Method and apparatus for controlling a continuous time linear equalizer Method and apparatus for controlling a continuous time linear equalizer Circuits for and methods of robust adaptation of a continuous time linear equalizer circuit Continuous

  3. 所属分类：电信

    • 发布日期：2020-06-29
    • 文件大小：67108864
    • 提供者：weixin_44035342

  1. 测量、识别并消除高速串行通信链路的时钟和数据抖动方案

  2. 摘要：随着新一代串行数据标准成功地从快速过渡到超高速，设计人员需要花费大量时间考虑这些高速信号的模拟设计，只是简单关注1、0数字域信号远远不能满足实际要求。为了找到潜在的问题并加以解决，从而避免现场应用出现这些问题，设计人员必须检查实际设计参数。信号完整性(SI)工程师必须降低或消除时钟抖动对系统性能的影响。本文讨论了典型速率为1Gbps或更高速率的高速串行数据链路的简单、实用的方法。 　　引言 　　高速串行链路的特性取决于SI工程师发现问题、理解问题以及解决抖动问题的能力。本文讨论中，我们

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：815104
    • 提供者：weixin_38567813

  1. 通信与网络中的消除高速串行链路的时钟抖动

  2. 随着新一代串行数据标准成功地从快速过渡到超高速，设计人员需要花费大量时间考虑这些高速信号的模拟设计，只是简单关注1、0数字域信号远远不能满足实际要求。为了找到潜在的问题并加以解决，从而避免现场应用出现这些问题，设计人员必须检查实际设计参数。信号完整性(SI)工程师必须降低或消除时钟抖动对系统性能的影响。本文讨论了针对典型速率为1Gbps或更高速率的高速串行数据链路的简单、实用方法。 　　高速串行链路的特性取决于SI工程师发现问题、理解问题以及解决抖动问题的能力。在本文讨论中，我们假设PHY(物

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：69632
    • 提供者：weixin_38552536

  1. Raltron公司推出低抖动VCXO、时钟振荡器CSMF系列

  2. CSMF时钟振荡器和VSMF VCXO系列，工作频率范围为10~1,200MHz，在温度范围为–40℃~85℃内，典型的rms相位抖动为0.8ps。该器件采用先进的数字PLL平台，能为多达两个不同的输出频率进行预编程。 　　CSMF时钟和VSMF压控器件采用LVCMS，LVPECL和LVDS输出格式，使VSMF非常适用于SONET/SDH、吉比特以太网、时钟 /数据恢复和DSL，而CSMF器件还可用在光纤信道。两器件采用5x7mm陶瓷封装，在35~45mA，工作电压为2.5~3.3V。  来源

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：34816
    • 提供者：weixin_38644688

  1. EDA/PLD中的基于FPGA的高速时钟数据恢复电路的实现

  2. 0 引言 　　时钟数据恢复电路是高速收发器的核心模块，而高速收发器是通信系统中的关键部分。随着光纤在通信中的应用，信道可以承载的通信速率已经可以达到GHz，从而使得接收端的接收速率成为限制通信速率的主要瓶颈。因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。目前时钟数据恢复电路主要是模拟IC和数字IC，其频率已经可以达到几十GHz。而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量和速度，在数字领域的应用逐渐有替代数字IC的趋势，已经广泛作为数字系统的控制核心。但利用中

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：249856
    • 提供者：weixin_38737283

  1. 基础电子中的高速互联链路中参考时钟的抖动分析与测量

  2. 在高速互联链路中，发送器的参考工作时钟的抖动是影响整个系统性能的关键因素之一。本文对时钟抖动的主要概念、测试方法及注意事项、测试难点进行分析和探讨。 　　高速互联链路介绍 　　任何一个通信链路都包含三个部分：发送器（TX）、媒质（信道）、接收器（RX）。对于高速的串行互联链路也包含这三个部分，如下图1所示为一个典型的高速互联链路的结构图。其中发送器包括了：并行转换串行、编码（比如8b10b编码）、发送信号优化（如预加重）、发送驱动等功能。接收器包括了：时钟恢复、数据恢复、接收信号优化（如均衡

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：38912
    • 提供者：weixin_38689338

  1. 通信与网络中的时钟与数据恢复（CDR）技术在高速串行通信链路中的应用

  2. 时钟数据恢复(CDR)电路广泛应用于电信、光收发器、数据存储局域网以及无线产品中，随着对于带宽的要求越来越高，以及分配和占用频谱的增加，因而在设计中，CDR技术的优势将日益突出。与此同时，供应商的产品都将系统或板级接口从并行方式转换成串行方式。 时钟数据恢复(CDR)技术的产生   　　近几年，CDR技术的应用大为增长，已超出了在处理较宽并行数据总线跨背板连接时对接收端时钟管理和数据偏斜的需求。由于这些并行数据总线信号占用较大的板尺寸并消耗较大的功率，因而它们之间的路由非常困难，故需要

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：100352
    • 提供者：weixin_38614484

  1. 通信与网络中的ADI四款最新时钟和数据恢复IC提供低抖动性能以简化光网络设计

  2. 美国模拟器件公司(ADI)推出了ADN2817，ADN2818，ADN2804和ADN2806四款最新IC扩展了光网络应用中时钟和数据恢复(CDR)集成电路(IC)系列。数据通信和电信应用设计工程师为提高系统鲁棒性并且简化互通性问题需要器件增加指标容限，而最新CDR提供的三种抖动指标(抖动传递、抖动产生和抖动容限)都优于步光网络(SONET)指标的三倍，从而简化了系统设计。ADN2817和ADN2818改进了ADI公司适于光网络应用连续可调速率的CDR系列产品，其功耗比先前产品降低25%，并且增

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：52224
    • 提供者：weixin_38702339

  1. ADI 四款最新时钟和数据恢复IC

  2. 美国模拟器件公司（Analog Devices, Inc. 简称 ADI）推出的ADN2817，ADN2818，ADN2804和ADN2806四款最新IC扩展了光网络应用中时钟和数据恢复（CDR）集成电路（IC）的产品种类。数据通信和电信应用设计工程师为提高系统鲁棒性并且简化互通性问题需要器件增加指标容限，而最新CDR提供的三种抖动指标（例如抖动传递、抖动产生和抖动容限）都优于步光网络（SONET）指标的三倍，从而简化了系统设计。ADN2817和ADN2818改进了ADI公司适于光网络应用业界领

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：53248
    • 提供者：weixin_38500047

  1. 一种高性能盲过采样时钟数据恢复电路的实现

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：224256
    • 提供者：weixin_38615397

  1. 高锁定范围半盲型过采样时钟数据恢复电路设计

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：139264
    • 提供者：weixin_38742927

  1. 基于光脉冲位置调制的异步时钟错位采样数据恢复技术

  2. 为提高深空光通信中异步时钟采样信号恢复数据的可靠性, 提出了基于光脉冲位置调制的异步时钟错位采样数据恢复方案。该方案将光子探测器阵列输出信号分为两组, 其中奇数组信号以一定时隙频率进行采样, 偶数组信号延迟半个时隙进行采样, 最后对两组采样信号分别进行合并和插值以完成数据恢复。仿真结果表明：错位采样数据恢复方案的采样性能优于传统采样数据恢复方案, 当以1倍时隙频率采样时, 所提方案能有效减小传统采样方案所带来的信号损失, 抑制时延抖动引起的脉冲移位错误, 系统性能提升效果明显。

  3. 所属分类：其它

    • 发布日期：2021-02-04
    • 文件大小：7340032
    • 提供者：weixin_38743968

  1. ADN2814时钟和数据恢复IC在光纤通信中的应用

  2. 介绍了时钟和数据恢复器件ADN2814的主要性能、内部结构和引脚功能,给出了ADN2814在信号传输中的应用电路,同时介绍了系统中时钟和数据恢复器件的选择方法及应用分析。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：1048576
    • 提供者：weixin_38692202

  1. 基于高速CMOS时钟的数据恢复电路设计与仿真

  2. 文中基于2.5 GB/s的高速型数据收发器模型，采用SMIC 0.18 μm的双半速率CMOS时钟进行数据的恢复处理。设计CMOS时钟主要包含：提供数据恢复所需等相位间隔参考时钟的1.25 GHz、16相频锁相环电路；采用电流逻辑模式前端电路构成的复用CDR环路；滤除亚稳态时钟的采样超前、滞后鉴相器；选择时钟与相位插值的控制时钟电路，以及基于折半、顺序查询算法的数字滤波电路。并对时钟进行数模混合仿真检测，测试结果表明：电路对于2.5 GB/s的差分输入数据，可快速高效完成数据恢复和时钟定时复位，

  3. 所属分类：其它

    • 发布日期：2021-01-28
    • 文件大小：2097152
    • 提供者：weixin_38540782

  1. 基于FPGA的高速时钟数据恢复电路的实现

  2. 0 引言 　　时钟数据恢复电路是高速收发器的模块，而高速收发器是通信系统中的关键部分。随着光纤在通信中的应用，信道可以承载的通信速率已经可以达到GHz，从而使得接收端的接收速率成为限制通信速率的主要瓶颈。因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。目前时钟数据恢复电路主要是模拟IC和数字IC，其频率已经可以达到几十GHz。而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量和速度，在数字领域的应用逐渐有替代数字IC的趋势，已经广泛作为数字系统的控制。但利用中低端FP

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：330752
    • 提供者：weixin_38617451
« 12 3 4 5 6 7 8 9 10 ... 21 »