注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 时钟核读数器

  2. 这是一个基于VHDL语言的FPGA程序。它的功能是实现时钟计数，可以实现一个时钟的功能。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-12
    • 文件大小：465
    • 提供者：liangan88