注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 大型设计中FPGA 的多时钟设计策略

  2. 大型设计中FPGA 的多时钟设计策略~~~~~~~~~~~~

  3. 所属分类：硬件开发

    • 发布日期：2009-11-02
    • 文件大小：216064
    • 提供者：llljjlj

  1. JavaRMI模拟时钟

  2. 这是用Java RMI机制实现的一个模拟时钟，服务器端设置Timer，客户端只是被动接受数据进行显示.RMI的安全策略机制在代码中实现。

  3. 所属分类：Java

    • 发布日期：2009-12-04
    • 文件大小：16384
    • 提供者：lzphoenix

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计 必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中 最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-19
    • 文件大小：212992
    • 提供者：kmisslove

  1. Linux系统中进程调度策略.pdf

  2. Linux系统中进程调度策略 1 Linux的进程调度 Linux支持多进程，进程控制块PCB(Process Control Block)是系统中最为重要的数据结构之一，用来存 放进程所必需的各种信息．PCB用结构task—struct来表示，包括进程的类型、进程状态、优先级、时钟信息等．

  3. 所属分类：网络攻防

    • 发布日期：2010-10-19
    • 文件大小：185344
    • 提供者：GGJJLLDD

  1. 大型设计中FPGA 的多时钟设计策略-经验篇

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：216064
    • 提供者：luno1

  1. 时钟页面替换课程设计文档

  2. 时钟页面替换 ⑴ 用VC++语言实现改进的时钟页面置换算法。 ⑵了解内存分页管理策略 ⑶掌握调页策略 ⑷掌握一般常用的调度算法 ⑸选取调度算法中的典型算法，模拟实现

  3. 所属分类：桌面系统

    • 发布日期：2011-03-17
    • 文件大小：4096
    • 提供者：johnson2008t

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2011-07-03
    • 文件大小：216064
    • 提供者：safan008

  1. FPGA异步时钟设计中的同步策略

  2. FPGA异步时钟设计中的同步策略 FPGA异步时钟设计中如何避免亚稳态的产生是一个必须考虑的问题 这篇文章属于经验交流

  3. 所属分类：硬件开发

    • 发布日期：2011-11-17
    • 文件大小：108544
    • 提供者：sunjianty

  1. FPGA 多时钟设计

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-25
    • 文件大小：128000
    • 提供者：qzqsan

  1. 大型设计中FPGA 的多时钟设计策略.pdf

  2. 大型设计中FPGA 的多时钟设计策略.pdf

  3. 所属分类：硬件开发

    • 发布日期：2008-09-02
    • 文件大小：216064
    • 提供者：q042096

  1. fpga多时钟设计策略.pdf

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种 多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2013-06-09
    • 文件大小：216064
    • 提供者：hbxgwjl

  1. 大型设计中FPGA 的多时钟设计策略

  2. 大型设计中FPGA 的多时钟设计策略,多时钟的解决方案

  3. 所属分类：硬件开发

    • 发布日期：2013-10-07
    • 文件大小：235520
    • 提供者：dongdahanzhiwei

  1. 操作系统时钟策略演示

  2. 这是在学习操作系统的时候，用c语言对时钟策略调度算法的一种演示

  3. 所属分类：C/C++

    • 发布日期：2014-06-15
    • 文件大小：3072
    • 提供者：shanyuelanhua

  1. FPGA跨时钟域设计

  2. 基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。

  3. 所属分类：硬件开发

    • 发布日期：2016-12-19
    • 文件大小：1048576
    • 提供者：qq_36727123

  1. （虚拟内存管理）基于时钟策略的页面置换策略

  2. 虚拟内存管理，基于时钟策略的页面置换

  3. 所属分类：DOS

    • 发布日期：2017-06-10
    • 文件大小：117760
    • 提供者：weixin_34855969

  1. 高速PCB设计中的时序分析及仿真策略

  2. 详细讨论了在高速PCB设计中最常见的公共时钟同步和源同步电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局､布线约束规则的过程及思路｡实践证实,在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要｡

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：115712
    • 提供者：weixin_38623080

  1. 高效的时序策略提高PCIe数据速率

  2. PCIe标准已成为高速串行通信的大众选择，但作为提供更高数据速率的新一代标准，参考时钟性能变得越来越重要，其规范也越来越严格，以确保好的时序余裕。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：64512
    • 提供者：weixin_38604620

  1. FPGA异步时钟设计中的同步策略

  2. 本文主要把FPGA异步时钟设计中产生的问题，原因以及解决问题所采用的同步策略做了详细的分析。其中双锁存器法比较适用于只有少数信号跨时钟域；结绳法比较适用快时钟域向慢时钟过渡的情况。所以，在实际的应用中，应根据自身设计的特点选择适当的同步策略。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：192512
    • 提供者：weixin_38621427

  1. 大型设计中FPGA的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：150528
    • 提供者：weixin_38690149

  1. 嵌入式系统/ARM技术中的嵌入式存储器设计方法和策略

  2. 随着集成电路制造工艺水平的提高，半导体芯片上可以集成更多的功能，为了让产品有别于竞争对手的产品特性，在ASIC上集成存储器可以降低成本和功耗、改善性能、增加系统级芯片的可靠性。随着对嵌入式存储器需求的持续增长，其复杂性、密度和速度也日益增加，从而需要提出一种专用存储器设计方法。     存储器的外包设计     存储器模块都具有相对独立的特性，在一个时钟系统中它通常占用一个管道，从成本和人力资源两方面考虑，许多芯片开发商都将存储器模块外包设计，因为，与其它半导体芯片相比，在系统中定义和分离存

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：201728
    • 提供者：weixin_38617335
« 12 3 4 5 6 7 8 9 10 »